從"芯片封外殼"到"系統架構決策"

幾年前，封裝工程師的職責還停留在把裸片裝進殼子、打打引線、測測良率。而今天，當一顆AI加速器內部集成了邏輯芯片、多顆HBM堆棧和復雜的供電網絡，封裝早已不是流程末端的收尾動作——它是整個系統能否達到帶寬、時延、功耗和可靠性目標的關鍵決定因素。

推動這一轉變的根本動力是大語言模型的爆發式擴張。全球各地涌現的AI數據中心建設潮，把對GPU和AI加速器的需求推向了前所未有的高度。而這批芯片，幾乎無一例外都走向了多裸片系統的設計范式。當單顆芯片的面積和功耗逼近物理極限，將不同功能模塊拆分成獨立裸片再重新封裝集成，成為維持性能爬坡的必要手段。

問題隨之而來：現有的先進封裝技術，能否支撐這條路走得更遠？

當前，業界正在形成四條各具特色的演進方向。它們并非相互取代，而是面向不同的市場需求和時間窗口并行發展。分別是：

CoWoS（Chip-on-Wafer-on-Substrate）

CoPoS（Chip-on-Panel-on-Substrate）

  玻璃基板（Glass-core Panel Substrate）

  CoWoP（Chip-on-Wafer-on-Platform-PCB）

CoWoS：當前王者，但天花板清晰可見

今天絕大多數旗艦AI加速器的封裝底座，都是CoWoS。其核心在于用硅中介層承載邏輯裸片與HBM堆棧之間密集的再分布層，通過硅通孔將信號和電源引出至有機基板，再經焊球連接到PCB。

這套架構催生了三類清晰的互連層級——芯片內部的超高密度布線、硅中介層上的中密度互連，以及有機基板和PCB上相對稀疏的走線。如何在這三個層級之間合理分配功能，是系統架構師面臨的核心權衡。

CoWoS已歷經多代量產驗證，是目前技術風險最低、供應鏈最成熟的封裝選項。然而其邊界同樣清晰：主流方案中，硅中介層受限于光刻機曝光視場，最大尺寸約為2700 mm2，超出后工藝復雜性急劇躍升。此外，從圓形晶圓切割矩形中介層，邊緣天然存在浪費，有效利用率僅約三分之二。

CoPoS：面板替代晶圓，空間利用率的跨越

CoPoS的核心思路是將圓形晶圓替換為矩形面板。矩形芯片貼合矩形面板，幾何形態天然契合，邊緣浪費大幅縮減，有效利用率可超過90%。面板尺寸從300×300 mm 到約 500×500 mm不等，這意味著單次加工能夠容納遠超CoWoS的封裝面積。

在互連密度方面，當前面板級再分布層的線寬/間距已可實現3–5μm，對于大多數HBM-on-Logic的互連需求而言已然足夠，盡管尚未達到最先進硅中介層的極限。

真正的制約不在技術指標，而在量產時間表。業界公開路線圖顯示，CoPoS的規?；a窗口預計在本十年中后期。這使得它成為一個中期選項：對于產品周期能夠與之對齊的團隊極具吸引力，但并不適合近兩年必須出貨的旗艦產品。

玻璃基板：從基板內部重構信號完整性

與前兩條路線不同，玻璃基板的變革發生在封裝堆疊的另一個層級——基板本身。相比傳統有機基板，玻璃的優勢集中在三點：

? 尺寸穩定性更好：大面積下翹曲更小，有助于提升貼裝精度和量產良率。

? 介電損耗更低：對高速SerDes和射頻鏈路具有重要意義。

? 雙面精細布線潛力：通過玻璃通孔實現正反兩面的高密度走線。

玻璃基板的挑戰在于制造工藝的全面更新——成型方式、處理手段、檢測策略均與現有有機基板產線差異顯著，且存量產線已高度攤銷，成本優勢不容忽視。在大規模量產成本降下來之前，玻璃基板最可能率先出現在最頂端、帶寬需求最為苛刻的系統中，再逐步向中端市場擴散。

CoWoP：砍掉封裝基板，最激進的路

CoWoP是四條路線中最具顛覆性的一條：直接省去有機封裝基板，將硅中介層或扇出結構貼裝到超高密度PCB上。封裝層級減少，裝配步驟縮短，理論上可帶來成本和厚度的雙重優化。

但"少一層"并不等于"少一份麻煩"。承載CoWoP的PCB需要具備15–20μm量級的線寬/間距能力、嚴苛的大板平整度控制以及多次壓合工藝——這對今天的主流服務器板而言是相當大的跨越。精細PCB制造、大尺寸板翹曲管控、高電流供電完整性和先進檢測，多項挑戰被壓縮到一個緊耦合系統中同步解決，技術風險不小。

目前CoWoP仍處于概念驗證和早期展示階段，距離大規模量產尚有相當距離。它代表的是一個長期方向，而非近中期產品的實際選擇。一旦超高密度PCB的制造與檢測體系走向成熟，CoWoP有望為量產系統提供一條結構最簡、成本最優的封裝路徑。

圖1　四條先進封裝技術參數對比

沒有贏家，只有分層的市場

面對這四條路，業界很容易陷入"誰會贏"的討論。但更接近現實的判斷是：它們將長期共存，各自服務不同的細分市場。

圖2　四條先進封裝技術市場時間窗口

? 旗艦AI加速器和高端網絡ASIC：在CoPoS等面板方案成熟之前，大概率繼續堅守CoWoS——時間表和技術風險容不得冒進。

? 中端加速器和專用數據中心芯片：對封裝成本更敏感，會更早轉向CoPoS或玻璃基板方案。

? 邊緣AI、消費電子及汽車芯片：在超高密度PCB生態成熟后，逐步試水CoWoP路線，享受最簡封裝結構帶來的成本紅利。

大多數公司不會全押一條路，而是根據產品線分層布局——在旗艦型號上維持技術保守，在中低端型號上更早下注新技術來攤薄成本。

給設計團隊的三個實用建議

一、接口設計要有封裝意識，但不能被單一封裝鎖定

布圖規劃、凸塊映射和接口節距，應盡量兼容中介層方案和面板級方案，避免只在某一種工藝下才能成立的假設。設計的柔性，是應對封裝技術更迭的最低成本對沖手段。

二、在封裝方案確定之前，先跑多套堆疊仿真

CoWoS、CoPoS、玻璃基板、CoWoP各自改變的不只是互連密度，還有熱路徑、機械形變行為和電源分配網絡。提前做系統級分析，才能在封裝選型凍結之前識別真正的瓶頸，而不是在流片之后才發現問題所在。

三、主動經營跨供應鏈的合作伙伴關系

晶圓廠、外包封測、基板廠、面板廠、PCB廠，各自的技術節奏和產能爬坡速度不同。提前建立多元合作關系，在技術路線和市場需求發生變化時，才有足夠的調整空間——能夠排到產能、拿到早期信息，往往比路線圖上的品牌logo更重要。