JEDEC公布LPDDR6升級方向,推進AI內存SOCAMM2標準制定
在 AI 與邊緣計算需求激增的背景下,內存標準正快速演進。JEDEC 固態技術協會近期公布,正為JESD209?6 LPDDR6標準下一版規劃新增特性,并確認基于 LPDDR6 的SOCAMM2(片上系統先進內存模塊)規范正在開發中。
一、LPDDR6 標準重點升級
JEDEC 表示,新版 LPDDR6 將引入更窄的單裸片接口,在非二進制架構下新增x12、x6 子通道模式(位寬從 x16 擴展至 x24),可提升單封裝裸片數量、顯著增加單通道容量,以滿足 AI 級內存需求。
標準還將加入靈活元數據劃分機制,在保持峰值帶寬的同時,讓數據中心運營商在可用容量與可靠性之間取得平衡。
同時,LPDDR6 有望將內存密度提升至512GB,超越現有 LPDDR5/5X 上限,更好匹配 AI 訓練與推理負載的增長需求。
二、面向 AI 的 SOCAMM2 標準同步推進
隨著英偉達在 Vera Rubin 平臺加快采用 SOCAMM2,JEDEC 正開發基于 LPDDR6 的 SOCAMM2 模塊標準,延續緊湊、易維護的形態,并為現有 LPDDR5X SOCAMM2 模塊提供清晰升級路徑。
此外,JEDEC 即將完成 LPDDR6 內存內計算(PIM) 標準制定,將計算功能直接集成到內存中,減少內存與處理器間的數據搬運,提升邊緣與數據中心推理性能及能效。
三、三星、SK 海力士 LPDDR6 進展
三星
已完成 LPDDR6 開發,計劃2026 年下半年量產上市
采用 12nm 工藝,初始速率最高10.7Gbps,能效較 LPDDR5 提升 21%
后續版本速率有望突破14.4Gbps
已向高通送樣 LPDDR6X,用于下一代 “AI250” AI 加速器
SK 海力士
2026 年 3 月宣布采用1c 工藝成功開發 LPDDR6,速率達10.7Gbps
目標2026 年上半年具備量產條件,下半年出貨
較 LPDDR5X 數據處理性能提升約33%,功耗降低20% 以上,得益于子通道架構與 DVFS 技術



評論