FPGA 和 DSP 的效率仍不及硬連線芯片，但在生命科學、AI 處理、汽車、5G/6G 芯片等需求頻繁迭代的市場中依然極具價值。現場可編程特性為新協議、標準及架構修改提供了長期適配性，如同一塊 “空白畫布”，可適配各類工作負載。

“芯片外圍設有可編程 I/O 環，可接入任意類型的 I/O，并將其轉換為可在后處理和特定工作負載引擎中使用的形式，”  Altera 業務管理部門主管 Venkat Yadavalli 表示。

但 FPGA、嵌入式現場可編程門陣列（eFPGA）和 DSP 的設計復雜且耗時。“FPGA 的應用場景不應僅局限于特定功能的原型驗證，”  Arteris 產品管理與營銷副總裁 Andy Nightingale 稱，“在降低內存和 I/O 瓶頸方面，它們是理想選擇。但 FPGA 編程依然復雜，相比為 GPU 編寫軟件以完成類似任務，編程 FPGA 需要寄存器傳輸級（RTL）技術。”

盡管 FPGA 工程師優化了比特流的傳輸方式，但需要獨立的軟件棧進行管理。“賽靈思（現隸屬 AMD）、阿爾特拉等公司打造了核心 CPU 集群，結合 FPGA 架構提升了可編程性，” 巴亞系統（Baya Systems）首席商務官 Nandan Nayampally 指出，“它們試圖解決部分編程難題，但很難打造出通用方案適配 GPU、CPU 和 FPGA。軟件棧種類越多，快速迭代的難度越大。”

目前，所有操作均通過軟件抽象層管理。“可編程性由上層軟件層控制，” 亞達瓦利表示，“針對 FPGA，我們擁有先進工具，可接收工作負載、完成綜合、布局與打包，實現功耗、面積與性能的最優平衡。這類工具是核心競爭壁壘，因此鮮有企業能突破。芯片人人可造，但打造成熟的軟件工具實現部署難度極大，其復雜度取決于功能廣度和可編程類型。”

FPGA AI開發流程。

展望未來，智能體 AI 有望加速 FPGA 設計，但未必能幫助用戶為產品編程 FPGA。“我們對 AI 的未來應用前景充滿期待，這意味著無需成為頂尖的 FPGA 或專用集成電路（ASIC）設計師，” 亞達瓦利說，“智能體可將代碼轉換為可視化編碼，通過語音、圖表、原理圖等方式輸入信息，經多輪處理生成最終代碼。這是理想狀態，目前智能體 AI 尚未普及，但這一方向為更多人參與平臺創新提供了可能。”

AI 帶來的新挑戰

同時，FPGA 新手和熟悉 FPGA 并引入 AI 的用戶均面臨挑戰。“隨著高級綜合工具的發展，FPGA 編程難度已大幅降低，”AMD 自適應與嵌入式產品營銷高級經理 Rob Bauer 表示，“工程團隊可通過特定工具將算法或 C 代碼轉換為 RTL。從工具流程看，我們的 Vitis AI 等工具可實現 PyTorch 模型到 AI 引擎的轉換，助力用戶快速部署 AI 芯片，難度顯著降低。”

鮑爾表示，目前基于 AI 的 RTL 代碼生成輔助工具仍較少，“但將 AI 工作負載部署到芯片中已容易許多，我們明確了所需支持的模型類型，并通過編譯器優化、量化等技術適配芯片。”

其他企業則在探索智能體生成 RTL 的方案。“對于 FPGA 等可編程組件，原生 AI 編譯器和智能體可從高級代碼或自然語言中提取意圖，生成 RTL 或高層綜合（HLS）代碼，并自動優化映射、流水線與時序收斂，”ChipAgents 創始人兼 CEO William Wang 說，“編譯器正轉向自適應流水線，可隨模型架構和算子變化實時優化內核、內存布局、并行性與調度。”

在片上系統（SoC）中集成獨立或嵌入式 FPGA 并非難事，但需專業技術實現落地，而 AI 為其提供了新可能。“下游客戶面臨的挑戰是，原本純軟件的工作現在需要設計 FPGA 硬件，這頗具難度，” 西門子 EDA 項目總監 Russell Klein 表示，“企業希望將算法轉化為 FPGA 設計，卻缺乏資深硬件工程師。我們開始探索用 C 語言甚至 Python 編寫算法，通過工具編譯到 FPGA 架構中。傳統 FPGA 設計依賴 Verilog/VHDL，而高級語言更貼合軟件開發人員的使用習慣，便于他們利用 FPGA 的能效優勢。”

另一種思路是提升編譯器的智能化程度。“這能減少編程 FPGA 所需的硬件設計知識，” 克萊因說，“但目前尚未實現，任何廠商都無法讓軟件工程師僅通過編譯器自動生成代碼。工程師仍需理解硬件設計與數據流。軟件工程師完全可以學習相關技術，經培訓后將算法從 CPU 遷移到可編程邏輯。長期來看，FPGA 編程將成為通用編程的延伸 —— 代碼可編譯運行于 CPU、GPU 或 FPGA 架構，這是行業的長遠目標，所有參與者都在朝這一方向努力。”

核心挑戰在于針對特定工作負載優化 FPGA，平衡功耗、性能與延遲。“嵌入式場景需優先優化成本，” 鮑爾說，“模型可在筆記本電腦運行，但無法滿足邊緣系統的性能需求。”

可編程邏輯與處理器的預處理時間，綠色表示低延遲且確定性，紅色表示高延遲且非確定性。

部署、測試 AI 工具并確保穩定運行存在學習曲線。“技術迭代極快，當前使用的模型可能很快過時，” 鮑爾說，“一年后可能出現更優模型，因此需要快速適配的方案。不同用戶的難點因應用場景而異。”

工作負載遷移與可編程性在 AI 模型中的作用

若設計師明確運行的模型，可設計高效的 AI 加速器解決問題，巴亞系統的納揚帕利表示，“模型會不斷迭代，因此需要可編程性。同時需配套軟件抽象層，避免用戶反復學習新工具。”

由于未來需求未知，一定程度的可編程性至關重要。“英偉達的 GPU 本質上是加速計算平臺，具備極強的可編程性，CUDA 是其成功的關鍵，” 納揚帕利說，“優化可編程性的速度決定了競爭優勢。”

隨著行業發展，可編程性、效率與適應性的動態平衡成為 FPGA 和 AI 系統設計的核心。盡管優化仍是重點，但 AI 模型的迭代速度正趨于平緩。

“四五年前，機器學習編譯器開發者致力于打造通用編譯器，將任意 AI 模型轉換為高效中間表示，”ChipAgents 研究主管 Kexun Zhang 表示，“如今這一方向的投入大幅減少，因為 AI 的核心工作負載已不再是頻繁開發新模型。過去需要編譯器適配各類新型架構，而當前主流是變換器的矩陣乘法，語言模型等核心場景對硬件可編程性要求不高，僅需適配單一工作負載。”

編程語言也會影響效率。“使用 Python 等高級語言編寫代碼必然犧牲功耗，” 弗勞恩霍夫應用集成系統研究所高效電子部門主管 Andy Heinig 說，“這類語言的能效不如嵌入式 C 或 C++。”

因此，盡管高級語言簡化了編程，卻可能犧牲能效。“我們堅信軟硬件協同設計是節能的核心，但目前尚未普及，需通過更高層級的抽象解決問題，” 海尼希表示。

FPGA 設計的新進展

FPGA 設計的一大挑戰是打造適配多元應用的靈活工具。阿爾特拉的亞達瓦利指出，集成化軟件流程已實現 AI 開發者、FPGA 工程師與嵌入式 / SoC 開發者的協同設計。

分析工具也愈發易用。“新一代功耗與熱分析工具精度大幅提升，可提供智能建議，幫助設計師在設計和布局階段優化能耗與散熱，” 亞達瓦利說。

FPGA 雖為數字電路，但其分析需結合模擬特性，與內存、互補金屬氧化物半導體（CMOS）和圖像傳感器類似。“FPGA 本質是數字電路，但其熔絲、電阻等組件的分析具有模擬特征，且因重復結構可精細化分析每個單元，” 新思科技產品營銷總監 Marc Swinnen 說，“供電、信號完整性等均涉及模擬特性，尤其在高速場景。這類模擬分析工具通常針對小型設計，而 FPGA 分析規模龐大。”

基于云的新工具與基礎設施讓 FPGA 設計師能前所未有的精細化分析完整設計。

DSP 的設計與部署

FPGA 并非唯一可編程硬件，AI 也為 DSP 設計帶來新挑戰。盡管 AI 降低了 DSP 設計難度，但現實傳感器的模擬數據量增加帶來了復雜度。

“機器學習可基于模擬仿真數據自動調諧 DSP 算法，助力數模混合協同設計，” Cadence 計算機視覺 / AI 產品高級總監 Amol Borkar 說，“這縮短了設計周期，幫助工程師在模擬精度與 DSP 復雜度間找到平衡。”

這種復雜性推動了數模設計團隊的協作變革。“過去數模設計相互獨立，如今必須協同工作，” 博卡表示。

功耗與面積的權衡仍是核心。“模擬模塊能效高但擴展性差，基于 DSP 的方案可提升性能但增加功耗與芯片面積，” 博卡解釋道，“設計師需權衡：采用高分辨率模數轉換器簡化 DSP 工作，還是低分辨率轉換器并讓 DSP 承擔更多計算？”

在邊緣 AI 部署中，開發者需明確傳統 DSP 與矢量擴展（如 Arm Helium）的適用場景。英飛凌科技物聯網、計算與無線業務部高級副總裁 Steven Tateosian 舉例，健身手表的音頻處理主要由傳統 DSP 完成，而預處理則由 Arm Cortex M55 微控制器的 DSP Helium 擴展實現，“這類 DSP 的應用場景與音頻處理不同，更側重前后濾波。”

汽車領域同樣面臨類似問題。“AI 無法解決分割或系統架構問題，而是提供新的數據分析與反饋方式，” 英飛凌互聯安全系統總裁 Thomas Rosteck 說。

內存編譯器

隨著 AI 模型復雜度提升和軟件優先設計方法普及，高級內存編譯器的需求日益增長。

“芯片架構師在確定硬件規格前，優先考慮軟件算法需求，尤其是機器學習與數據分析，” 新思科技嵌入式內存 IP 首席產品經理 Daryl Seitzer 說，“快速適配內存架構以支持獨特 AI 算法的能力，成為芯片設計的核心競爭力。這推動了靈活可擴展嵌入式內存編譯器的發展，以應對 AI 應用對數據結構、并行訪問的新需求。”

新一代內存編譯器提供高靈活配置、超低電壓支持和多端口選項，確保內存 IP 快速適配算法變化。“面向 AI 的內存特性包括轉置數據流、針對稀疏數據的功耗優化設計、乘累加單元間距匹配等，” 賽策補充道。

總結

FPGA、DSP 等可編程芯片在芯片架構中的地位愈發重要，各類應用需組合多種處理器實現目標。隨著 AI 模型與應用迭代，新工具讓設計師和用戶更易利用可編程特性。

“技術架構師需明確哪些功能適配 FPGA、GPU、ASIC 或其他芯片，” 阿爾特拉的亞達瓦利說，“這一架構階段的核心是劃分設計，確定數據平面與控制平面的分工，并權衡總擁有成本、市場需求與行業趨勢。”

FPGA 的核心優勢在于 I/O 靈活性、確定性延遲 / 低延遲、安全靈活性及整合多類工作負載的能力。“可從平臺層面設計風險方案，實現工作負載的高效編排與仲裁，最終適配上層軟件層，實現優秀的軟硬件協同設計。”