FPGA 原型驗證與硬件仿真，幾乎同時起源于用可重構硬件實現數字設計的需求，而這一切得益于 FPGA 的誕生。但從一開始，兩者的驅動目標就截然不同：

• 硬件仿真：為應對設計復雜度而生，解決純軟件仿真無法驗證百萬門級芯片的問題，強調可控性與深度調試。

• FPGA 原型驗證：為追求速度與真實運行而生，目標是在流片前高速運行設計，支撐軟件開發、系統驗證與真實業務負載。

幾十年來，二者長期處于平行世界，不僅技術目標不同，更有不同的工程思維與文化。如今，在市場與軟件定義系統的推動下，兩者已不再孤立，共同歸入硬件輔助驗證（HAV） 范疇，在功能正確性、性能分析、功耗驗證、全棧系統啟動等流程中高度互補。

原型驗證的起源：在木板上搭電路

40 多年前，硬件驗證還沒有成為行業概念，沒有標準化方法，沒有專職驗證工程師，更沒有先進的流片前驗證平臺。

當時的主流做法是面包板實驗： literally 在木板上用釘子當節點，手工布線、纏繞、焊接。后來升級為繞線板，再到帶插座的 PCB，但每一次迭代都很慢、很貴、易錯，而且無法區分故障是來自設計本身還是原型實現。

FPGA 登場：徹底改變驗證方式

FPGA 的出現帶來了顛覆性改變：

工程師不再需要每次都重做硬件，而是直接把被測設計（DUT）燒錄進可編程芯片。

驗證從 “沾滿油污的手工活” 變成了近乎 “白手套” 的精細工作：更干凈、更快、擴展性更強。

FPGA 原型驗證讓系統可以：

• 啟動操作系統

• 軟件團隊在流片前就開始開發

• 連接真實外設，以接近實時的速度運行

從此，驗證從信號級檢查擴展到系統級運行，成為連接 RTL 抽象設計與真實電子系統的橋梁。

硬件仿真的并行崛起：應對大到無法仿真的設計

幾乎同一時期，芯片規模爆炸式增長：從幾千個晶體管暴增到幾百萬個。

軟件仿真開始不堪重負，速度越來越慢，驗證周期被無限拉長。

硬件仿真就在這種背景下誕生：

它不是為了高速運行軟件，而是為了深度、可控、系統地驗證硬件，解決復雜度問題。

兩種完全不同的設計哲學：可見性 vs 速度

從一開始，FPGA 原型與仿真就代表兩種核心思路：

1. FPGA 原型驗證：優先速度與真實感

• 速度快：幾十到幾百 MHz

• 缺點：內部信號不可見，調試需要重新編譯探針

• 擅長：全速運行、早期系統啟動

• 不擅長：定位設計深處的疑難 Bug

2. 硬件仿真：優先可控性、可見性、調試能力

• 速度低：通常幾 MHz

• 優點：深度信號可見、全狀態捕獲 / 重放、非侵入式追蹤、斷點控制

• 擅長：深度 Debug、軟硬件接口問題

• 定位：驗證工程師的專業工具

兩者在部署、文化、組織上也完全分開：

• 仿真：中心化、共享、專業團隊管理

• 原型：放在工程師工作臺上，動手導向

曾經分離的市場與生態

長期以來，兩個領域由不同廠商服務：

• 仿真：大型 EDA 公司主導

• FPGA 原型：大量小型專業廠商構成的 “作坊式行業”

分離不僅是技術上的，也是商業、文化、組織上的。

商業化融合：2010 年之后開始整合

大約 2010 年，主流 EDA 廠商開始收購小型原型驗證公司，形成三大 EDA 廠商同時主導仿真與原型的格局。

行業開始追求一個終極理想：

同一臺機器，按一下按鈕，既能當高可見性仿真器，又能當高性能原型機。

新思科技（Synopsys）在 2025 年推出 EP-Ready 平臺，2026 年進一步升級為軟件定義的統一硬件系統。

但目前融合仍以商業與經濟層面為主，技術層面尚未完全統一：

• 仿真需要的深度探針、侵入式檢測，與原型需要的非侵入、高速、實時運行存在本質矛盾

• “一鍵切換” 的夢想仍未完全實現

總結：從木板到全棧驗證

從木板面包板到白手套級驗證平臺，不僅是技術演進，更是半導體行業的進化：

手工搭建 → 可編程原型 → 工業級仿真 → 全棧系統驗證。

FPGA 原型與仿真從兩個完全分離的世界，在軟件定義系統與 AI 計算的推動下，正在走向統一的硬件輔助驗證體系。

未來，在同一平臺上完成所有驗證任務，正逐步成為現實。