2025年12月4日,中國上海——Tenstorrent宣布其高性能RISC-V CPU——TT-Ascalon?現已正式上市。RISC-V是一種開源指令集架構(ISA)規范,正在全球范圍內被廣泛采用,應用領域涵蓋嵌入式系統到高性能計算。Ascalon的發布,標志著業界最高性能RISC-V CPU IP的誕生。Ascalon具備真正的高性能計算能力,性能超越市場上任何現有RISC-V CPU,使Ascalon在眾多采用不同專有指令集架構的高端處理器中穩居領先行列。Ascalon通過業界標準SPEC CPU
0. 引子:為何此時談 ISA 設計?過去十年,RISC?V 的興起把“自定義指令集”的門檻大幅拉低,新的 ISA/擴展設計者暴增。然而,“一套好 ISA 的要義是什么?”幾乎沒有系統的教材可循。作者結合多次 ISA/擴展實踐,試圖給出一個面向工程的回答。1. 三個層級:ABI、架構與微架構編程者看到的平臺細節分三層:ABI(應用二進制接口):約定編譯器如何使用可見的硬件特性。可為單一編譯器私有,也可作為多編譯器互通的行業約定。架構(Architecture):硬件對軟件的全部保證——包括設備枚舉、終端中
阿里巴巴達摩院玄鐵RISC-V CPU IP與 Arteris 片上網絡 IP 的集成解決方案已經過預先驗證和優化,便于共同客戶在高端芯片上的部署。致力于加速系統級芯片 (SoC) 開發的領先系統 IP 提供商 Arteris 公司近日宣布與阿里巴巴達摩院玄鐵(業界領先的RISC-V CPU IP提供商)深化合作,雙方將共同推動高性能計算在邊緣AI、服務器、通信及汽車領域的應用,助力共同客戶加速芯粒和 SoC 的設計創新,并縮短客戶產品的上市時間。自Arteris于2024年加入達摩院無劍聯盟以來,雙方攜
關鍵外賣由于計算密度的提高、功率預算的收緊以及算法開發的快速步伐,人工智能正在推動對定制硬件解決方案的需求。RISC-V 作為一種開放的模塊化指令集架構,允許自定義指令集成并減少對單一供應商的依賴,解決了 x86 和 Arm 等固定指令集的局限性。Akeana 的定位是通過基于 RISC-V 的 IP 和專為人工智能量身定制的子系統引領市場,為開發人員提供加速創新和效率的基本工具和技術。人工智能 (AI) 正在改變計算的每一層,從訓練萬億參數模型的超大規模數據中心到執行實時推理的電池供電邊緣設備。硬件要求
SiFive 近日正式推出第二代 Intelligence? 系列,進一步強化其在 RISC-V AI IP 領域的技術領先優勢。此次發布的五款新產品,專為加速數千種 AI 應用場景中的工作負載而設計。該系列包括兩款全新產品——X160 Gen 2 與 X180 Gen 2,以及升級版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新產品均具備增強的標量、向量處理能力,其中 XM 產品還加入了矩陣處理功能,專為現代AI工作負載設計。其中,X160 Gen 2 與 X180 Gen