久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 聯電否認65nm技術出現良率問題 稱產能緊繃所致

聯電否認65nm技術出現良率問題 稱產能緊繃所致

作者: 時間:2009-07-09 來源:sem 收藏

  (UMC)近日否認了此前媒體對其65nm工藝出現良率問題的報道,并表示在滿足客戶需求方面的個別問題是由于客戶急單導致產能緊繃所造成的。

本文引用地址:http://www.cqxgywz.com/article/96081.htm

  近日,臺灣媒體引述消息稱Xilinx遭遇代工廠65nm技術的良率問題。

  兩位受訪分析師對的解釋提出質疑,指出65nm是成熟的工藝技術,而且Xilinx Virtex-5已生產數月。

  UMC則稱其65nm技術良率一直在改善,并保持穩定。

  FBR Capital Markets分析師指出,65nm技術的問題可能和第一季度該生產線關閉有關,一般來說,先進生產線良率要超過90%需6周時間。預計聯電65nm技術良率將在7月底超過95%。

  無獨有偶,代工龍頭臺積電近期也爆出40nm技術出現良率問題。



關鍵詞: 聯電 65納米

評論


相關推薦

技術專區

關閉