光學傳感的應用需求無處不在，且增長迅速。現有文獻從多個方向給出了設計方案。本文所呈現的是一種相對簡便、近似化的設計解法。

圖 1 展示了基本的光電二極管跨阻放大器（TIA）設計問題。關鍵器件選用增益帶寬積（GBP）為 1.3 GHz 的 LT6200-10 非補償電壓反饋放大器（VFA）進行標識。

圖 1 雙電源供電跨阻放大器級的初始設計

本例為一個具體設計：采用 10 pF 探測二極管（在其額定反向偏置電壓下，圖 1 中未示出），目標是實現從輸入電流到輸出電壓 20 kΩ 期望增益的二階閉環巴特沃斯頻率響應。首先明確幾個要點。

關鍵考量點

該雙極型輸入器件在靠近負電源工作時，輸入引腳會流出較大的輸入偏置電流。軌到軌輸入級（如 LT6200-10）在靠近正電源處存在一個切換點，另一路輸入級會在此處激活。

在 TIA 設計中，輸入引腳通常偏置至負電源軌附近，且不會發生共模（CM）擺動。在此工作區域，PNP 輸入級在在線 SPICE 模型中表現出典型 18 μA 的引腳流出偏置電流。Rbal電阻會將該偏置電流引起的輸出直流誤差抵消至僅剩 I_offset×R_f 項，而加入C_fil用于抑制 R_bal 產生的約翰遜噪聲。

流經 Rbal = 20 kΩ 的標稱 18 μA 輸入偏置電流，會使 V + 節點（以及輸入引腳）正向偏移 0.36 V，這也會疊加到光電二極管偏置電壓上。本例中，額定最大 4 μA 輸入失調電流會給輸出直流誤差范圍增加 4 μA × 20 kΩ = ±80 mV。

該初始電路采用平衡雙電源供電，因此初始測試以地為電源中點。通常二極管探測器輸出為單極性電流（圖 1 中為灌電流形式），電路會將輸入與輸出偏置在某一最低電壓以上，進行單極性正向擺幅。后續將討論圖 1 的單電源改型方案。

進行補償分析（設置 C_f）時，必須將寄生輸入電容 C_cm + C_diff 加到二極管源極電容上，這一點十分重要。對 LTC6200-10 的 LTspice 模型測試表明：C_cm = 3.6 pF，C_diff = 0.7 pF。因此，本設計需在源極電容（本例為 10 pF）上額外增加 4.3 pF，并在設計公式中使用總電容C_s = C_diode + C_cm + C_diff。（數據手冊給出數值更高，但本設計需采用仿真模型中的器件參數。）

數據手冊標注 GBP 為 1.6 GHz，但在 TIA 補償中，噪聲增益會在較高噪聲增益處穿越放大器的開環增益（Aol）曲線。因此，TIA 設計需要在 Aol 相位約為 90° 的區域，將 Aol 曲線單極點外推至單位增益，以估算補償方案所需的準確 GBP 值。對在線仿真模型提取結果為1.3 GHz。

圖 1 的示例設計中標注反饋電容 C_f = 0.42 pF。通過幾個簡單步驟即可說明如何利用圖 2 的環路增益（LG）曲線推導出該估算值。這是大多數 TIA 設計的典型 LG 曲線，將反饋噪聲增益（NG）響應疊加在放大器開環增益曲線上，以標識設計中的關鍵頻率點。

圖 2 的 LG 圖中標出了關鍵頻率點。

圖 2 簡單單反饋電阻 Rf 結構下的典型 TIA 環路增益曲線

噪聲增益

Fo為二階閉環 Vout/Idiode 頻率響應的特征頻率。它是從零頻零點（Z₁）上升的噪聲增益與器件 Aol 響應交點的外推值。從數學上看，它是 Z₁ 與放大器 GBP 的幾何平均值。單極點運放 Aol 模型通常足以支撐這一簡化設計流程。

噪聲增益從 Z₁ 開始上升，Z₁ 由下式給出：

Z₁=1/(2π×R_f×(C_s+C_f))

一個非常實用的近似是：C_f 通常遠小于 C_s，因此在近似求解中可將 Z₁ 表達式中的 C_f 忽略。由于 Z₁ 的該近似值在 F_o 表達式中需經過開方運算，由此帶來的誤差通常極小。

此處的補償問題在于設置噪聲增益極點：P₁ = 1/(2πRfCf)，若 R_f 已選定，則只需確定 C_f。對圖 1 的二階拉普拉斯傳遞函數進行詳細分析可揭示，閉環二階響應的品質因數 Q≈P₁/F_o。若目標為 Q = 0.707（令 P₁ = 0.707 × F_o），這一實用結論將進一步簡化；所得閉環響應將近似最大平坦巴特沃斯響應，且 - 3dB 帶寬 F-3dB = F_o。

實現 TIA 閉環巴特沃斯響應的四步解法

由此可得到求解 C_f 的簡單四步流程，使 TIA 獲得閉環巴特沃斯響應。以上述設計為例：

求近似噪聲增益零點：

Z₁=2π×20 kΩ×14.3 pF1≈556 kHz

（計算中忽略了精確 Z₁ 公式中待求的 C_f）

利用該噪聲增益零點（Z₁）與放大器 GBP 估算 F_o：

F_o=556 kHz×1.3 GHz≈26.9 MHz

對 Q = 0.707 設計目標，該值即為 F-3dB。

將反饋極點設置為 0.707 × F_o：

P₁=0.707×26.9 MHz≈19 MHz

由此求得：

C_f=2π×19 MHz×20 kΩ1≈0.42 pF

檢驗高頻噪聲增益是否大于放大器最小穩定增益：

1+0.42 pF14.3 pF≈35 V/V

該值大于額定最小穩定增益 10 V/V。由此在圖 2 的 LG 圖中得到交叉頻率 F_c = 1.3 GHz / 35 ≈ 37 MHz。

巴特沃斯二階目標設計將提供 65.5° 的相位裕度（對理想單極點 Aol 而言）。若高階 Aol 極點遠高于 F_c 頻率，電路將非常穩定，本例即滿足該條件。基于這一簡化巴特沃斯目標設計，只需按 Q 比例縮放反饋電容 C_f，即可實現任意期望 Q 值。

許多傳統 TIA 設計流程將反饋極點置于 F_o，以實現 Q = 1。要得到該結果，只需將巴特沃斯 C_f 按 0.707/1 比例減小，即可得到 Q=1 二階響應所伴隨的 1.2 dB 峰值與 16% 階躍超調。

對圖 1 的 LTspice 電路進行小信號 AC 響應測試，得到圖 3 所示的較為平坦的響應。由于 LT6200-10 模型中的 Aol 曲線呈現高頻零極點對，該響應并非嚴格二階形態。但其 - 3dB 帶寬為 33 MHz，與簡化設計流程預測的理想巴特沃斯 27 MHz F-3dB 較為接近。

圖 3 圖 1 示例的仿真小信號響應

將該設計流程歸納為幾個簡潔公式，可直接得到反饋極點 P1 的解：

在給定器件 GBP 與總源極電容 C_s 條件下，求解最大 Rf 或最大 F-3dB 可推導得：

若給定 Rf 與 GBP，并假設 P1 設置為 0.707Fo，則可求解最大 F-3dB：

若給定目標 F-3dB、Rf 與 Cs，求解最低所需 GBP，可得到約束條件：

顯然，對給定源極電容，GBP、R_f 與 F-3dB 三者緊密耦合。在 GBP 與 C_s 固定時，提高增益會降低帶寬；反之，需要更大帶寬則需減小 R_f（即降低增益）。

在 TIA 設計中加入電阻 T 型網絡的優勢

圖 1 示例所需反饋電容僅 0.42 pF，數值偏小。Rf 常用的片式電阻（SMD）本身存在 0.18~0.2 pF 寄生電容，因此實際外部 C_f 需降至 0.22 pF。

雖然該值理論上可實現，但在環路內引入少量 T 型增益可將所需 C_f 上移至更易實現、一致性更好的區間。或者，當所需 C_f < 0.20 pF 時，通過在環路內設置一定 T 型增益，可將其抬升至寄生電容量級。

圖 4 采用內置 R2 與 R1 反饋 T 型網絡的 TIA 設計示例

圖 4 給出在反饋環路內使用 T 型網絡的 TIA 初始設計。

暫時不接入 R₁，將 R₂ 從 0 開始增大，會使 TIA 增益增加 R₂ 。例如，在圖 4 中設置 R₂ = 1 kΩ，TIA 增益將提升至 21 kΩ。當引入 R₁后，Rf 輸出端的電壓增益 At=1+R₂ /R₁ 會將整體 TIA 增益從 R_f+R₂ 進一步提升至 R_f×A_t+R₂。

首先考察加入 R₁、R₂ 后的直流增益與失調影響，并設定總 TIA 增益為 Z_t：

在不同 R₁、R₂ 組合中掃描求解，通常選用較低電阻值，以避免其噪聲進入總輸出積分噪聲；并盡量保持 R₁ + R₂ = R_l，使其成為運放目標負載。該值通常與 Aol 曲線生成時所用負載一致。

當 A_t 從 1（無 R1）開始增大，所需 R_f 將按 R_f = Z_t – R2/A_t 減小。

在給定 R_l 與 Z_t、A_t 從 1 開始遞增時，R₂ 與 R₁ 的求解式為：

R₂ = R_l × (A_t – 1)/A_t

R₁ = R_l/A_t

為在 R_f 減小的同時（對雙極型輸入運放方案）保持輸入偏置電流誤差抵消，需將 Rbal 減小至新的 R_f 值。這可抵消大多數雙極型輸入運放中因輸入偏置電流匹配而在 R_f 輸出端產生的誤差電壓。但仍存在輸入失調電壓誤差，并會以 A_t 增益倍放大至輸出。在輸入偏置電流較大時（如本例雙極型輸入 LT6200-10），將 R_bal = R_f 減小也可降低由 Ib + 流入 R_bal 引起的輸入共模電壓偏移。這在 TIA 目標增益（Z_t）較高時非常有用，可使輸入共模電壓保持在合理范圍。JFET 或 CMOS 輸入運放方案無需使用 R_bal，因其輸入偏置電流極低且通常不匹配。

在補償方面，現已減小的 R_f 所設置的反饋極點（P1）位置保持不變，從而迫使 C_f 值增大。這對于將 C_f 提升至可實現范圍極具價值。

加入 T 型網絡可提高任意目標設計所需的 C_f，同時在雙極型輸入方案中降低所需 R_bal，從而減小由輸入偏置電流引起的輸入共模電壓偏移。與簡單 TIA 設計相比，它也會以 T 型增益倍數放大運放輸入失調電壓，并略微增加輸出積分噪聲。

實際應用中通常采用適度的 T 型增益，使 C_f 達到或高于寄生電容水平。選定目標 T 型增益后，設計步驟如下：

選擇 A_t 值。

設定目標負載 R₂ + R₁ = R_l，求解：

R₂ = R_l× (A_t – 1)/A_t

再求：

R₁ = R_l/A_t

減小 R_f以獲得期望 Zt 增益：

R_f = （Z_t – R2）/A_t

使用新 R_f 值與無 T 型網絡時的 P1 位置，求解增大后的 C_f：

C_f = 1/2π × R_f × P₁

另一種方法是直接目標 C_f 值，再反推設計中其他元件。該方法將得到 At 的一元二次方程：

使用原無 T 型網絡 P1 位置，目標 Cf 可求解出最終 T 型網絡方案中保持相同 P1 所需的 R_f。同時約束 R₁ + R₂ = 1 kΩ = R_l。在得到新 R_f 后，求解 A_t 的二次方程需使用標準形式參數 a、b、c。

對前述設計示例，目標反饋 C_f = 1.2 pF（反饋電阻寄生 0.2 pF + 外部 1 pF）。保持 P₁ = 19 MHz 不變，R_f 需降至 6.97 kΩ。

由此求解二次方程得 A_t = 2.78，對應 R₂ = 640 Ω、R₁ = 360 Ω，可在 R_l = 1 kΩ 下實現 Z_t = 20 kΩ。將 LTspice 中 TIA 示例改為該參數，得到圖 5 電路。

圖 5 采用 T 型網絡、目標 Cf = 1.2 pF 的改進 TIA 設計

該新 TIA 響應曲線與原無 T 型網絡設計對比如圖 6 所示，仿真小信號頻率響應幾乎無變化。兩者均從 86 dBΩ 增益（20×log (20 kΩ)）起始，帶有輕微紋波，T 型網絡輸出略高，但兩者 - 3dB 帶寬均達到 33.7 MHz。

圖 6 普通 TIA 與等效 T 型網絡設計對比

人們通常認為 T 型網絡會顯著增加輸出積分噪聲。這一判斷強烈依賴于預期噪聲積分帶寬。

粗略觀察 20 MHz 內的仿真輸出積分噪聲可見：圖 1 普通 20 kΩ 反饋結構為 330 μV rms，圖 5 T 型網絡結構為 363 μV rms，僅略有上升。兩者的絕對主導噪聲項均為 3.5 pA/√Hz 的輸入電流噪聲乘以 20 kΩ 增益至輸出。從等效單電阻方案切換至 T 型網絡時，輸入電流噪聲的增益并未改變。

在實際設計中，常將 TIA 帶寬設計高于目標信道帶寬，并通過后置濾波器將噪聲積分帶寬限制在更低范圍。

結論

本文展示了一種將 T 型網絡應用于 TIA 的簡化設計流程，可將所需補償電容提升至寄生電容以上。第 2 部分將在環路增益伯德圖中圖形化展示 T 型網絡，分析其對輸出噪聲的影響，并以極具挑戰性的 50 MΩ TIA 設計示例收尾。