本期速覽

第七季

巧設(shè)電源時(shí)序

隨著系統(tǒng)應(yīng)用的發(fā)展，電源應(yīng)用的需求越來越多，同時(shí)在一個(gè)系統(tǒng)中，電源Rail要求也越來越多，而且不同的Rail需要按照一定的時(shí)序上電或者下電。

如圖1所示，是一個(gè)常見的系統(tǒng)，12V經(jīng)過降壓處理后分別需要給MCU、CAN、MIC、藍(lán)牙等設(shè)備供電，這些設(shè)備所需要的電壓和時(shí)序分別不同，那么如何簡單方便地實(shí)現(xiàn)不同電壓之間的時(shí)序配置呢？

圖1：系統(tǒng)中不同設(shè)備的電壓和時(shí)序各不相同

MPS嘮嗑局

第七季 巧設(shè)電源時(shí)序

首先，我們來了解一下DCDC芯片的EN腳功能。

所有的電源芯片上都會存在一個(gè)EN腳，用于Vin上電后對芯片的開關(guān)控制。同時(shí)因?yàn)橥ǔN腳僅僅用于芯片的開關(guān)控制，所以門檻電壓精度不會太高，一般規(guī)格書中也只會體現(xiàn)開通的最低門檻以及關(guān)閉的最高門檻，不會提供完整的范圍信息。

圖2：一般規(guī)格書中EN引腳參數(shù)信息

在低成本的應(yīng)用中，從系統(tǒng)角度考慮為了節(jié)省成本，會需要EN腳具有更豐富的功能，因此需要EN具有更高的門檻電壓精度。比如MP1658的EN門檻電壓精度經(jīng)過特別的優(yōu)化處理，除了可以實(shí)現(xiàn)對芯片的開關(guān)控制之外，也可用于配置時(shí)序。

以MP1658為例，在Vin電壓建立后，當(dāng)EN腳電平高于1.2V，芯片開始工作；當(dāng)EN腳電平低于1.1V，芯片停止工作。

圖3：MP1658的EN工作邏輯

一般來說，EN腳的開啟電平和關(guān)斷電平之間會存在一個(gè)滯環(huán)，比如圖示芯片的滯環(huán)為100mV。當(dāng)EN腳電平出現(xiàn)輕微抖動時(shí)候，滯環(huán)的存在可以有效地避免芯片頻繁地被開關(guān)，從而使芯片穩(wěn)定可靠運(yùn)行。

在一個(gè)電源系統(tǒng)中，如果有多路電源，我們?nèi)绾卫肊N腳來設(shè)置不同電源輸出的時(shí)序呢？

01 MCU GPIO控制DCDC EN腳

了解了EN腳功能，最簡單的第一種方法就是用MCU的GPIO腳來控制電源芯片的EN腳。通常來說，同一個(gè)時(shí)序的所有電源可以共用一路GPIO控制信號。

圖4：時(shí)序配置方法一（利用MCU的GPIO控制DCDC EN腳）

這個(gè)方法的優(yōu)點(diǎn)是，可以精準(zhǔn)地通過MCU控制幾路電源之間的開通和關(guān)斷延遲時(shí)間。先打開的電源，可以先關(guān)閉，也可以后關(guān)閉，時(shí)序靈活。

但是，隨著系統(tǒng)越來越復(fù)雜，MCU的GPIO資源將會被大大占用。如果想節(jié)省MCU資源，或者在沒有MCU的系統(tǒng)中，該如何實(shí)現(xiàn)時(shí)序的控制呢？

02 RC電路延遲控制EN腳

剛剛我們介紹到，對于所有芯片的EN腳，都存在一個(gè)開通門檻電壓，如果我們可以控制不同的電源芯片EN腳達(dá)到開通門檻電壓的時(shí)間，那么就實(shí)現(xiàn)了對電源輸出時(shí)序的控制。

據(jù)此就得到了第二種配置時(shí)序的方法：在不同的電源芯片的Vin，EN和GND之間加上不同參數(shù)的RC電路，通過配置RC時(shí)間常數(shù)的大小，得到需要的時(shí)序。

以圖示的3顆DCDC系統(tǒng)為例，如果我們在三路電源中采用不同的R和C，配置EN1最先爬升到開通門檻，Vo1開始建立；緊接著，EN2爬升到了開通門檻，Vo2開始建立；最后，EN3爬升到開通門檻，Vo3開始建立。

當(dāng)需要關(guān)閉時(shí)候，RC時(shí)間常數(shù)最小的電源EN先放電到關(guān)斷門檻，時(shí)間常數(shù)最大的電源EN最后放電到關(guān)斷門檻。

圖5：時(shí)序配置方法二（RC延遲控制EN腳）

這個(gè)方法的優(yōu)點(diǎn)是電路和控制都非常簡單，但同時(shí)也存在幾個(gè)問題：

首先，這種方法中，先開的電源先關(guān)，后開的電源后關(guān)，關(guān)機(jī)時(shí)序受開機(jī)時(shí)序的影響。

其次，這種方法對DCDC芯片EN腳門檻精度要求高，需要選用像MP1658這類EN經(jīng)過優(yōu)化的DCDC。否則隨著芯片分散性，各個(gè)Power Rail之間的開關(guān)機(jī)延遲時(shí)間將會有比較大的變化。

最后，對于有快速開關(guān)機(jī)要求的系統(tǒng)，需要評估RC常數(shù)對其的影響，如果C太大，有可能引起系統(tǒng)功能失效。

03 EN腳+PG腳配合控制

其實(shí)還有另外一類DCDC芯片，它們不僅僅有EN腳，還有另外的一個(gè)PG腳：當(dāng)Vo超出正常范圍，芯片內(nèi)部PG腳對地的MOS導(dǎo)通，PG被拉低；當(dāng)Vo恢復(fù)到正常范圍之后，芯片內(nèi)部才會釋放MOS，使PG通過外部上拉電路被拉高。

對于使用此類芯片的系統(tǒng)，我們可以采用第三種方法，用PG和EN配合，實(shí)現(xiàn)對系統(tǒng)的時(shí)序控制。

圖6：時(shí)序配置方法三（EN腳/PG腳配合配置時(shí)序）

如圖7所示的系統(tǒng)，第一路電源的EN可以通過Vin的分壓產(chǎn)生，第一路電源的PG信號作為第二路電源的EN信號，以此類推。當(dāng)Vin上電之后，第一路電源開始工作，當(dāng)Vo1建立到正常范圍，PG1被拉高，第二路電源的EN腳也因此被拉高，第二路電源開始工作，以此類推產(chǎn)生圖示的時(shí)序。

圖7：使用芯片PG+EN時(shí)序控制示例

這個(gè)方法的優(yōu)點(diǎn)是，系統(tǒng)設(shè)計(jì)簡單，而且受器件分散性的影響較小。

但是這種方法仍然也存在幾個(gè)問題：

首先，開機(jī)時(shí)序影響關(guān)機(jī)時(shí)序，先開的電源先關(guān)，后開的電源后關(guān)，時(shí)序配置不夠靈活；

其次，需要評估不同DCDC芯片PG腳的響應(yīng)時(shí)間以及默認(rèn)狀態(tài)對延遲時(shí)間和時(shí)序的影響。

以上介紹了三種不同的EN腳控制時(shí)序的方法，這三種方法要么需要占用比較多的硬件資源，要么存在開關(guān)機(jī)延遲時(shí)間受器件分散性影響大，開機(jī)時(shí)序影響關(guān)機(jī)時(shí)序等問題。

那么，有沒有其他更加簡單便捷而且靈活的時(shí)序配置方法呢？

04 PMIC內(nèi)部寄存器配置

為了得到更完美的開關(guān)機(jī)時(shí)序，隨著芯片技術(shù)的發(fā)展，對許多PMIC芯片而言，只需要簡單地配置幾個(gè)寄存器，就能得到需要的開關(guān)機(jī)時(shí)序和各路輸出的延遲時(shí)間。而且開機(jī)和關(guān)機(jī)時(shí)序可以完全解耦，關(guān)機(jī)時(shí)序不再會受到開機(jī)時(shí)序的限制。同時(shí)，開關(guān)機(jī)時(shí)序以及延遲時(shí)間受器件分散性影響非常小，幾乎可以忽略不計(jì)。

圖8：時(shí)序配置方法四（利用PMIC內(nèi)部寄存器配置時(shí)序）

最后，我們來做一個(gè)回顧總結(jié)：在電源需求比較復(fù)雜的系統(tǒng)中，需要配置不同電源輸出之間的開關(guān)機(jī)時(shí)序，通常我們有下列四種方法。

這四種方法各有優(yōu)劣，工程師朋友們，請根據(jù)產(chǎn)品的具體情況選取不同的方法，來完成產(chǎn)品的時(shí)序配置吧。有任何問題或者其他建議，歡迎在評論區(qū)提出來，我們一起探討~