【電源小課堂】巧設(shè)電源時(shí)序

作者：時(shí)間：2026-03-19 來(lái)源：MSP

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

本期速覽

第七季

隨著系統(tǒng)應(yīng)用的發(fā)展，電源應(yīng)用的需求越來(lái)越多，同時(shí)在一個(gè)系統(tǒng)中，電源Rail要求也越來(lái)越多，而且不同的Rail需要按照一定的時(shí)序上電或者下電。

如圖1所示，是一個(gè)常見(jiàn)的系統(tǒng)，12V經(jīng)過(guò)降壓處理后分別需要給MCU、CAN、MIC、藍(lán)牙等設(shè)備供電，這些設(shè)備所需要的電壓和時(shí)序分別不同，那么如何簡(jiǎn)單方便地實(shí)現(xiàn)不同電壓之間的時(shí)序配置呢？

圖1：系統(tǒng)中不同設(shè)備的電壓和時(shí)序各不相同

MPS嘮嗑局

第七季巧設(shè)電源時(shí)序

首先，我們來(lái)了解一下DCDC芯片的EN腳功能。

所有的電源芯片上都會(huì)存在一個(gè)EN腳，用于Vin上電后對(duì)芯片的開(kāi)關(guān)控制。同時(shí)因?yàn)橥ǔN腳僅僅用于芯片的開(kāi)關(guān)控制，所以門檻電壓精度不會(huì)太高，一般規(guī)格書(shū)中也只會(huì)體現(xiàn)開(kāi)通的最低門檻以及關(guān)閉的最高門檻，不會(huì)提供完整的范圍信息。

圖2：一般規(guī)格書(shū)中EN引腳參數(shù)信息

在低成本的應(yīng)用中，從系統(tǒng)角度考慮為了節(jié)省成本，會(huì)需要EN腳具有更豐富的功能，因此需要EN具有更高的門檻電壓精度。比如MP1658的EN門檻電壓精度經(jīng)過(guò)特別的優(yōu)化處理，除了可以實(shí)現(xiàn)對(duì)芯片的開(kāi)關(guān)控制之外，也可用于配置時(shí)序。

以MP1658為例，在Vin電壓建立后，當(dāng)EN腳電平高于1.2V，芯片開(kāi)始工作；當(dāng)EN腳電平低于1.1V，芯片停止工作。

圖3：MP1658的EN工作邏輯

一般來(lái)說(shuō)，EN腳的開(kāi)啟電平和關(guān)斷電平之間會(huì)存在一個(gè)滯環(huán)，比如圖示芯片的滯環(huán)為100mV。當(dāng)EN腳電平出現(xiàn)輕微抖動(dòng)時(shí)候，滯環(huán)的存在可以有效地避免芯片頻繁地被開(kāi)關(guān)，從而使芯片穩(wěn)定可靠運(yùn)行。

在一個(gè)電源系統(tǒng)中，如果有多路電源，我們?nèi)绾卫肊N腳來(lái)設(shè)置不同電源輸出的時(shí)序呢？

01 MCU GPIO控制DCDC EN腳

了解了EN腳功能，最簡(jiǎn)單的第一種方法就是用MCU的GPIO腳來(lái)控制電源芯片的EN腳。通常來(lái)說(shuō)，同一個(gè)時(shí)序的所有電源可以共用一路GPIO控制信號(hào)。

圖4：時(shí)序配置方法一（利用MCU的GPIO控制DCDC EN腳）

這個(gè)方法的優(yōu)點(diǎn)是，可以精準(zhǔn)地通過(guò)MCU控制幾路電源之間的開(kāi)通和關(guān)斷延遲時(shí)間。先打開(kāi)的電源，可以先關(guān)閉，也可以后關(guān)閉，時(shí)序靈活。

但是，隨著系統(tǒng)越來(lái)越復(fù)雜，MCU的GPIO資源將會(huì)被大大占用。如果想節(jié)省MCU資源，或者在沒(méi)有MCU的系統(tǒng)中，該如何實(shí)現(xiàn)時(shí)序的控制呢？

02 RC電路延遲控制EN腳

剛剛我們介紹到，對(duì)于所有芯片的EN腳，都存在一個(gè)開(kāi)通門檻電壓，如果我們可以控制不同的電源芯片EN腳達(dá)到開(kāi)通門檻電壓的時(shí)間，那么就實(shí)現(xiàn)了對(duì)電源輸出時(shí)序的控制。

據(jù)此就得到了第二種配置時(shí)序的方法：在不同的電源芯片的Vin，EN和GND之間加上不同參數(shù)的RC電路，通過(guò)配置RC時(shí)間常數(shù)的大小，得到需要的時(shí)序。

以圖示的3顆DCDC系統(tǒng)為例，如果我們?cè)谌冯娫粗胁捎貌煌腞和C，配置EN1最先爬升到開(kāi)通門檻，Vo1開(kāi)始建立；緊接著，EN2爬升到了開(kāi)通門檻，Vo2開(kāi)始建立；最后，EN3爬升到開(kāi)通門檻，Vo3開(kāi)始建立。

當(dāng)需要關(guān)閉時(shí)候，RC時(shí)間常數(shù)最小的電源EN先放電到關(guān)斷門檻，時(shí)間常數(shù)最大的電源EN最后放電到關(guān)斷門檻。

圖5：時(shí)序配置方法二（RC延遲控制EN腳）

這個(gè)方法的優(yōu)點(diǎn)是電路和控制都非常簡(jiǎn)單，但同時(shí)也存在幾個(gè)問(wèn)題：

首先，這種方法中，先開(kāi)的電源先關(guān)，后開(kāi)的電源后關(guān)，關(guān)機(jī)時(shí)序受開(kāi)機(jī)時(shí)序的影響。

其次，這種方法對(duì)DCDC芯片EN腳門檻精度要求高，需要選用像MP1658這類EN經(jīng)過(guò)優(yōu)化的DCDC。否則隨著芯片分散性，各個(gè)Power Rail之間的開(kāi)關(guān)機(jī)延遲時(shí)間將會(huì)有比較大的變化。

最后，對(duì)于有快速開(kāi)關(guān)機(jī)要求的系統(tǒng)，需要評(píng)估RC常數(shù)對(duì)其的影響，如果C太大，有可能引起系統(tǒng)功能失效。

03 EN腳+PG腳配合控制

其實(shí)還有另外一類DCDC芯片，它們不僅僅有EN腳，還有另外的一個(gè)PG腳：當(dāng)Vo超出正常范圍，芯片內(nèi)部PG腳對(duì)地的MOS導(dǎo)通，PG被拉低；當(dāng)Vo恢復(fù)到正常范圍之后，芯片內(nèi)部才會(huì)釋放MOS，使PG通過(guò)外部上拉電路被拉高。

對(duì)于使用此類芯片的系統(tǒng)，我們可以采用第三種方法，用PG和EN配合，實(shí)現(xiàn)對(duì)系統(tǒng)的時(shí)序控制。

圖6：時(shí)序配置方法三（EN腳/PG腳配合配置時(shí)序）

如圖7所示的系統(tǒng)，第一路電源的EN可以通過(guò)Vin的分壓產(chǎn)生，第一路電源的PG信號(hào)作為第二路電源的EN信號(hào)，以此類推。當(dāng)Vin上電之后，第一路電源開(kāi)始工作，當(dāng)Vo1建立到正常范圍，PG1被拉高，第二路電源的EN腳也因此被拉高，第二路電源開(kāi)始工作，以此類推產(chǎn)生圖示的時(shí)序。

圖7：使用芯片PG+EN時(shí)序控制示例

這個(gè)方法的優(yōu)點(diǎn)是，系統(tǒng)設(shè)計(jì)簡(jiǎn)單，而且受器件分散性的影響較小。

但是這種方法仍然也存在幾個(gè)問(wèn)題：

首先，開(kāi)機(jī)時(shí)序影響關(guān)機(jī)時(shí)序，先開(kāi)的電源先關(guān)，后開(kāi)的電源后關(guān)，時(shí)序配置不夠靈活；

其次，需要評(píng)估不同DCDC芯片PG腳的響應(yīng)時(shí)間以及默認(rèn)狀態(tài)對(duì)延遲時(shí)間和時(shí)序的影響。

以上介紹了三種不同的EN腳控制時(shí)序的方法，這三種方法要么需要占用比較多的硬件資源，要么存在開(kāi)關(guān)機(jī)延遲時(shí)間受器件分散性影響大，開(kāi)機(jī)時(shí)序影響關(guān)機(jī)時(shí)序等問(wèn)題。

那么，有沒(méi)有其他更加簡(jiǎn)單便捷而且靈活的時(shí)序配置方法呢？

04 PMIC內(nèi)部寄存器配置

為了得到更完美的開(kāi)關(guān)機(jī)時(shí)序，隨著芯片技術(shù)的發(fā)展，對(duì)許多PMIC芯片而言，只需要簡(jiǎn)單地配置幾個(gè)寄存器，就能得到需要的開(kāi)關(guān)機(jī)時(shí)序和各路輸出的延遲時(shí)間。而且開(kāi)機(jī)和關(guān)機(jī)時(shí)序可以完全解耦，關(guān)機(jī)時(shí)序不再會(huì)受到開(kāi)機(jī)時(shí)序的限制。同時(shí)，開(kāi)關(guān)機(jī)時(shí)序以及延遲時(shí)間受器件分散性影響非常小，幾乎可以忽略不計(jì)。