這款高性能 Agilex? 5 FPGA 參考設(shè)計(jì)，可實(shí)現(xiàn)面向邊緣 AI 系統(tǒng)的超低延遲傳感器數(shù)據(jù)傳輸 

近日，全球最大專注于 FPGA 的解決方案提供商Altera 宣布，其基于 Agilex? 5 SoC FPGA 打造的 25GbE Holoscan 傳感器橋接器演示方案，榮獲Embedded Computing Design頒發(fā)的人工智能與機(jī)器學(xué)習(xí)最佳展品獎(jiǎng)。該獎(jiǎng)項(xiàng)旨在表彰 2026 國(guó)際嵌入式展（Embedded World 2026）期間展出的卓越嵌入式系統(tǒng)與創(chuàng)新產(chǎn)品，由編輯團(tuán)隊(duì)圍繞設(shè)計(jì)水準(zhǔn)、性能表現(xiàn)及市場(chǎng)影響力等維度綜合評(píng)選產(chǎn)生。

這款傳感器橋接器是一套MIPI轉(zhuǎn)25Gb以太網(wǎng)的系統(tǒng)參考設(shè)計(jì)，展示了如何通過(guò)以太網(wǎng)，為下一代邊緣AI系統(tǒng)傳輸高帶寬的傳感器數(shù)據(jù)流。該設(shè)計(jì)整合多路4Kp60傳感器攝像頭與全新Quartus? Platform Designer Holoscan Sensor Bridge IP組件，可通過(guò)25Gb以太網(wǎng)，將傳感器數(shù)據(jù)從攝像頭接口高效傳輸至基于GPU的AI平臺(tái)。

該參考設(shè)計(jì)充分展現(xiàn)了FPGA在邊緣側(cè)加速數(shù)據(jù)采集與傳輸?shù)闹匾獌r(jià)值，而超低時(shí)延與高吞吐量正是邊緣AI工作負(fù)載的核心要求。在數(shù)據(jù)進(jìn)入AI計(jì)算單元前，F(xiàn)PGA可完成傳感器數(shù)據(jù)匯聚與實(shí)時(shí)預(yù)處理，在面向AI的架構(gòu)中發(fā)揮關(guān)鍵作用。Altera可提供覆蓋10GbE到100GbE、靈活擴(kuò)展的FPGA架構(gòu)Holoscan解決方案，同時(shí)擁有面向數(shù)據(jù)中心、云計(jì)算與高性能計(jì)算場(chǎng)景、最高支持400G速率的全系列量產(chǎn)級(jí)SmartNIC和DPU產(chǎn)品。

Altera 業(yè)務(wù)管理負(fù)責(zé)人 Venkat Yadavalli 表示：“此次榮獲《Embedded Computing Design》的認(rèn)可，充分彰顯了Altera基于FPGA打造的‘傳感器到以太網(wǎng)’解決方案所具備的強(qiáng)大創(chuàng)新力。憑借Agilex? 5系列產(chǎn)品，我們?yōu)殚_發(fā)者提供了卓越的靈活性與穩(wěn)定的高性能支撐，可在極低時(shí)延下將海量傳感器數(shù)據(jù)高效傳輸至AI計(jì)算平臺(tái)。我們推出的Holoscan傳感器橋接器參考設(shè)計(jì)，充分展現(xiàn)了可編程FPGA架構(gòu)在高帶寬傳感器與邊緣AI系統(tǒng)之間的高效連接能力，為機(jī)器人、自主系統(tǒng)及各類數(shù)據(jù)密集型邊緣應(yīng)用注入更強(qiáng)動(dòng)能、開拓全新可能。”

Altera Agilex? 5 FPGA與SoC系列產(chǎn)品，憑借業(yè)界領(lǐng)先的每瓦性能，為嵌入式及邊緣應(yīng)用提供強(qiáng)勁支撐。該系列全面支持最新LPDDR5、DDR5內(nèi)存標(biāo)準(zhǔn)、高速串行收發(fā)器，以及搭載后量子密碼（PQC）技術(shù)的安全啟動(dòng)方案，可滿足高端系統(tǒng)安全需求。面向高性能、高能效的中端應(yīng)用場(chǎng)景打造，Agilex? 5將可編程FPGA邏輯陣列、集成處理單元、AI優(yōu)化DSP模塊與可擴(kuò)展互聯(lián)能力深度融合，可有效加速邊緣AI、工業(yè)控制及網(wǎng)絡(luò)相關(guān)工作負(fù)載。