久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> soc-fpga

soc-fpga 文章 最新資訊

FPGA控制下面陣CCD時序發生器設計及硬件實現

  • 摘要 在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅動時序的基礎上,對可調節曝光時間的CCD時序發生器及其硬件電路進行設計。選用FPGA器件作為硬件設計平臺,使用VHDL語言對時序關系進行了硬件描述。采用QuartusII 8.0
  • 關鍵字: FPGA  CCD  面陣  發生器    

SoCIP 2011成功落幕

  •   由S2C(思爾芯)公司主辦的第四屆SoCIP 2011研討展覽會于2011年5月24日和26日分別在上海及北京舉行。今年共有14家國內外廠商參與了展覽會的展出,包括Allegro、Andes Technology、C*Core、CAST、Cosmic Circuits、InPA、IPGoal、Northwest Logic、PerfectVIPs、SpringSoft、Tensilica、Transwitch、Vivante與S2C。
  • 關鍵字: S2C  SoC  

符合中國移動標準協議轉換器中的HDLC協議的FPGA設計與實現

  • 隨著通信與網絡技術的不斷發展,使我國用現有的E1資源來傳輸以太網業務成為廣泛的應用。以太網數據要通過E1線路傳輸就必須對以太網凈荷數據進行幀封裝,才能從E1線路上恢復出以太網數據幀,完成以太網數據的交換。通常,以太網數據是通過HDLC協議或GFP協議來進行封裝的。本文介紹了中國移動標準協議轉換器中以太網到單路E1轉換器HDLC協議封裝的FPGA(現場可編程邏輯陣列)設計與實現。
  • 關鍵字: 中國移動  FPGA  201106  

基于FPGA的NAND Flash ECC校驗

  • 摘要 基于Flash存儲器的Hamming編碼原理,在Altera QuartusⅡ7.0開發環境下,實現ECC校驗功能。測試結果表明,該程序可實現每256 Byte數據生成3 Byte的ECC校驗數據,能夠檢測出1 bit錯誤和2 bit錯誤,對于1 bit錯誤
  • 關鍵字: Flash  FPGA  NAND  ECC    

瑞薩電子推出最新E3SE/P機頂盒芯片

  • 高級半導體解決方案廠商瑞薩電子株式會社(TSE:6723,以下簡稱“瑞薩電子”)宣布推出面向機頂盒(STB)的新款系統芯片EMMA?3SE/P,它支持用于全球數字電視廣播的視頻標準和播放基于互聯網的內容所需的各種視頻格式。EMMA3SE/P在單個芯片內整合了接收數字廣播所需的功能,包括數字視頻和音頻信號解碼(解壓縮)功能和圖像調整功能。
  • 關鍵字: 瑞薩  機頂盒  SoC - EMMA3SE/P  

一種基于ARM 的FPGA可重構配置方法的實現及應用

  • 隨著半導體工藝技術的迅猛發展,現場可編程邏輯器件FPGA的集成度迅速提高,已達到百萬門量級,與此同時,FPGA中的邏 ...
  • 關鍵字: ARM  FPGA  加載配置  

IIR數字濾波器的Matlab和FPGA實現

  • 摘要:提出一種通過兩個二階節級聯構成四階IIR數字橢圓濾波器的設計方法,并利用Matlab仿真軟件設計了通帶內波紋不大于0.1 dB,阻帶衰減不小于42 dB的IIR數字濾波器。論述了一種采用可編程邏輯器件,通過VHDL硬件描
  • 關鍵字: Matlab  FPGA  IIR  數字濾波器    

基于FPGA的多路數字信號復分接器的設計

  • 在現代數字通信中,對數據傳輸容量和傳輸效率的要求越來越高,因此經常依據時分復用[1]的原理通過數字復接與分...
  • 關鍵字: 數字復接技術  FPGA  時分復用  

FPGA時鐘設計

  • 摘要:在FPGA設計中,為了成功地操作,可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓下將導致錯誤的行為。在設計PLD/FPGA時通常采用如下四種類型時鐘:全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。
  • 關鍵字: FPGA  時鐘設計    

基于FPGA的自適應波束形成算法實現

  •  1 引 言  在雷達及聲納信號處理系統中,波束形成算法通常采用DSP軟件編程實現,控制邏輯電路采用CPLD來完成,這種方法具有軟件編程靈活、功能易于擴展的優點,但對于實時性能要求很高的系統,如雷達、聲納探測和
  • 關鍵字: FPGA  自適應波束  算法    

基于FPGA的實時中值濾波器硬件實現

  • 針對高清圖像在中值濾波預處理過程中排序量多、速度慢的特點,提出適合鄰域圖像并行處理機的分塊存儲方法。在流水線結構下,1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運算,實現了高速、實時的1 920×1 080灰度圖像中值濾波器。
  • 關鍵字: FPGA  中值濾波  硬件實現    

萊迪思宣布首個符合PCI Express 2.0規范的低成本FPGA

  •   萊迪思半導體公司日前宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規范和互操作性的測試,確保萊迪思的解決方案與現有的支持系統的PCIe 2.0具有互操作性。
  • 關鍵字: 萊迪思  FPGA  

基于LEON3處理器和Speed協處理器的復雜SoC設計實現

  • 前言隨著科技的發展,信號處理系統不僅要求多功能、高性能,而且要求信號處理系統的開發、生產周期短,可編...
  • 關鍵字: LEON3  SoC  

賽靈思榮膺“2011中國經濟-最佳推動力企業”獎

  • 全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布榮膺中國經濟CEO論壇“2011中國經濟-最佳推動力企業”獎。賽靈思公司全球高級副總裁、亞太地區執行總裁湯立人(Vincent Tong)和亞太地區銷售與市場副總裁楊飛先生,出席了由東方企業家、經理人雜志、新民周刊、金融界、北京電視臺、香港科技大學商學院、中國企業國際發展協會聯合在北京發起主辦的 “中國經濟CEO論壇暨中國經濟成就獎評選頒獎盛典”。 商務部國際貿易經濟合作研究院研究員白明代表中國經濟CEO 論壇
  • 關鍵字: 賽靈思  FPGA  

萊迪思宣布首個符合PCI Express 2.0規范的FPGA

  • 萊迪思半導體公司(NASDAQ: LSCC)今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規范和互操作性的測試,確保萊迪思的解決方案與現有的支持系統的PCIe 2.0具有互操作性。
  • 關鍵字: 萊迪思半導體  FPGA  
共8051條 336/537 |‹ « 334 335 336 337 338 339 340 341 342 343 » ›|

soc-fpga介紹

您好,目前還沒有人創建詞條soc-fpga!
歡迎您創建該詞條,闡述對soc-fpga的理解,并與今后在此搜索soc-fpga的朋友們分享。    創建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473