rdna 4 架構(gòu) 文章最新資訊

RISC與CISC

CISC（復(fù)雜指令集計(jì)算）和RISC（精簡指令集計(jì)算）是兩種不同的計(jì)算機(jī)指令集架構(gòu)。CISC（Complex Instruction Set Computing）復(fù)雜指令集：CISC架構(gòu)設(shè)計(jì)了大量的復(fù)雜指令，每條指令可以完成較為復(fù)雜的操作。較少的指令數(shù)：因?yàn)槊織l指令可以完成較多的操作，所以總體的指令數(shù)較少。內(nèi)存使用效率高：由于指令的復(fù)雜性，單個(gè)指令可以在較少的時(shí)鐘周期內(nèi)完成任務(wù)，從而減少內(nèi)存帶寬的占用。硬件實(shí)現(xiàn)復(fù)雜：實(shí)現(xiàn)這些復(fù)雜指令需要更復(fù)雜的硬件邏輯。常見應(yīng)用：早期的計(jì)算機(jī)和一些特定應(yīng)用中使用較多，如x
關(guān)鍵字： RISC-V CISC 架構(gòu)

100％自主龍芯架構(gòu)！北航成功流片兩款CPU

7月15日消息，近日，北京航空航天大學(xué)計(jì)算機(jī)學(xué)院基于龍芯中科的LoongArch龍架構(gòu)指令集，成功流片Lain、EULA兩款處理器。二者都有完整的SoC結(jié)構(gòu)、豐富的外設(shè)支持，不僅可運(yùn)行該學(xué)院自主設(shè)計(jì)的MOS教學(xué)操作系統(tǒng)，還支持Linux 5.19，以及復(fù)雜的多媒體音視頻等應(yīng)用軟件。其中，Lain處理器側(cè)重于驗(yàn)證多發(fā)射、亂序、多核等現(xiàn)代CPU主流微架構(gòu)技術(shù)，EULA處理器則側(cè)重于驗(yàn)證芯片敏捷開發(fā)環(huán)境及其全流程設(shè)計(jì)支持。Lain處理器EULA處理器這一成就來自"北航-龍芯百芯計(jì)劃"，202
關(guān)鍵字：龍芯架構(gòu) 北航 CPU

中國科學(xué)院院士：CPU、GPU架構(gòu)上國人沒貢獻(xiàn)很遺憾應(yīng)加強(qiáng)創(chuàng)新

7月12日消息，近日中國科學(xué)院院士劉明公開表示，創(chuàng)新來自產(chǎn)業(yè)，走向產(chǎn)業(yè)對社會(huì)發(fā)展會(huì)有更多幫助。劉明表示，“在集成電路領(lǐng)域，10年前我們在三大頂會(huì)上很難看到中國的文章，但是現(xiàn)在中國已經(jīng)做到了全球第一，但是我們好像針對一個(gè)規(guī)則把它弄透了，做好了，這種能力特別強(qiáng)?！薄暗诩呻娐氛麄€(gè)發(fā)展的歷程中，無論是新的器件結(jié)構(gòu)，在產(chǎn)業(yè)上用的CPU、GPU等這樣一些架構(gòu)，非常遺憾，沒有來自于大陸土生土長人的貢獻(xiàn)?！眲⒚髡f道。在劉明看來，非常多的創(chuàng)新來自于產(chǎn)業(yè)，如果大家能夠勇敢地走向產(chǎn)業(yè)，也許對這個(gè)國家的發(fā)展，對整個(gè)社會(huì)的發(fā)展
關(guān)鍵字： CPU GPU 架構(gòu)

9種單片機(jī)常用的軟件架構(gòu)

1.線性架構(gòu)這是最簡單的一種程序設(shè)計(jì)方法，也就是我們在入門時(shí)寫的，下面是一個(gè)使用C語言編寫的線性架構(gòu)示例：#include <reg51.h> // 包含51系列單片機(jī)的寄存器定義// 延時(shí)函數(shù)，用于產(chǎn)生一定的延遲void delay(unsigned int count) {unsigned int i;while(count--) {for(i =
關(guān)鍵字： PCB FPGA 架構(gòu)

詳解Linux內(nèi)核內(nèi)存管理架構(gòu)

內(nèi)存管理子系統(tǒng)可能是linux內(nèi)核中最為復(fù)雜的一個(gè)子系統(tǒng)，其支持的功能需求眾多，如頁面映射、頁面分配、頁面回收、頁面交換、冷熱頁面、緊急頁面、頁面碎片管理、頁面緩存、頁面統(tǒng)計(jì)等，而且對性能也有很高的要求。本文從內(nèi)存管理硬件架構(gòu)、地址空間劃分和內(nèi)存管理軟件架構(gòu)三個(gè)方面入手，嘗試對內(nèi)存管理的軟硬件架構(gòu)做一些宏觀上的分析總結(jié)。內(nèi)存管理硬件架構(gòu)因?yàn)閮?nèi)存管理是內(nèi)核最為核心的一個(gè)功能，針對內(nèi)存管理性能優(yōu)化，除了軟件優(yōu)化，硬件架構(gòu)也做了很多的優(yōu)化設(shè)計(jì)。下圖是一個(gè)目前主流處理器上的存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)方案。從圖中可以看出，
關(guān)鍵字： Linux 內(nèi)核內(nèi)存架構(gòu)

微軟押注ARM架構(gòu)，“Wintel”聯(lián)盟搖搖欲墜？

2024年，對于PC產(chǎn)業(yè)而言也許將會(huì)是轉(zhuǎn)折性的一年。得益于ARM芯片的入局以及ChatGPT所帶來的人工智能風(fēng)潮，新一代移動(dòng)架構(gòu)的筆記本和應(yīng)用人工智能技術(shù)的「AI PC」已經(jīng)走上舞臺(tái)。微軟將在今年舉行的Build大會(huì)上，重點(diǎn)關(guān)注Windows on Arm和全新的人工智能功能。根據(jù)The Verge的報(bào)道，在活動(dòng)前一天舉辦的Surface和AI專題活動(dòng)上，微軟將重點(diǎn)展示搭載全新ARM處理器的Surface設(shè)備和Windows人工智能功能。這或許暗示著微軟在CPU性能和應(yīng)用模擬方面將擊敗蘋果自研M3芯片，意
關(guān)鍵字：微軟 ARM x86 架構(gòu) Wintel AI PC 英特爾

RISC-V終露鋒芒？打破計(jì)算架構(gòu)“雙寡頭”競爭格局

開源是指令架構(gòu)演進(jìn)的必然趨勢，RISC-V軟件與硬件的互操作界面正處于被不同行業(yè)的專家以開放透明的方式制定過程中，吸收全行業(yè)對于指令架構(gòu)的最新需求。
關(guān)鍵字： RISC-V 架構(gòu) 指令集 ARM x86

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)

天璣9400繼續(xù)采用全大核架構(gòu) 外加N3E工藝加持

11月6日，聯(lián)發(fā)科發(fā)布的新一代的旗艦平臺(tái)天璣9300處理器大膽創(chuàng)新，取消了低功耗核心簇，轉(zhuǎn)而采用“全大核”架構(gòu)，包含四顆Cortex-X4 超大核（最高頻率可達(dá)3.25GHz）以及四顆主頻為2.0GHz的Cortex-A720大核。雖然此前曾有傳言稱這款芯片存在過熱問題，但聯(lián)發(fā)科予以否認(rèn)并聲稱其性能表現(xiàn)出色。近期有爆料稱聯(lián)發(fā)科并沒有因天璣9300的爭議而改變策略，反而將在明年的天璣9400上繼續(xù)采用“全大核”架構(gòu)。日前有消息源還透露了明年的旗艦芯片天璣9400將首次用上臺(tái)積電的N3E制程工藝 ——&nbs
關(guān)鍵字：天璣架構(gòu) N3E 聯(lián)發(fā)科 3nm 芯片

嵌入式軟件架構(gòu)設(shè)計(jì)：建立抽象層

軟件架構(gòu)這東西，眾說紛紜，各有觀點(diǎn)。什么是軟件架構(gòu)，我們能在網(wǎng)上找到無數(shù)種定義。比如，我們可以這樣定義：軟件架構(gòu)是軟件系統(tǒng)的基本結(jié)構(gòu)，體現(xiàn)在其組件、組件之間的關(guān)系、組件設(shè)計(jì)與演進(jìn)的規(guī)則，以及體現(xiàn)這些規(guī)則的基礎(chǔ)設(shè)施。怎么定義一般來說，基本上不重要，我們不是在寫學(xué)術(shù)書籍，工程人員嘛，只關(guān)心軟件架構(gòu)能解決什么問題。軟件架構(gòu)不是制定出來的，而是產(chǎn)品和業(yè)務(wù)需求所決定的，架構(gòu)師所做的，只是忠于需求，并合理的表達(dá)了需求。軟件架構(gòu)也從來都不是一成不變的。在產(chǎn)品或者產(chǎn)品線的整個(gè)生命周期中，隨著業(yè)務(wù)和需求的變化，軟件架構(gòu)不斷
關(guān)鍵字：嵌入式軟件架構(gòu) 軟件設(shè)計(jì) 抽象層

深度分析AMD游戲GPU架構(gòu)的成功與優(yōu)點(diǎn)

AMD RDNA 的 4 年：又一個(gè) Zen 還是新的 Bulldozer？
關(guān)鍵字： AMD RDNA

又一科技大廠入局，自研AI芯片采用RISC-V架構(gòu)

媒體報(bào)道，Meta自研AI芯片采用開放源架構(gòu)的RISC-V之后，在市場上引起關(guān)注。業(yè)界分析，屬于開放源架構(gòu)的RISC-V因具有低功耗、高度開放性，再加上開發(fā)成本相對較低等三大優(yōu)勢，因此受到業(yè)界的青睞。報(bào)道指出，Meta 僅將自研 AI 芯片MTIA用在自家數(shù)據(jù)中心，借此加快 AI 運(yùn)算及推論。因此，在高度客制化之際，不僅能確保運(yùn)算能力，更有望以RISC-V架構(gòu)特性達(dá)到低功耗的目的。在此情況下，預(yù)期每顆RISC-V核心的功耗有望低于25W，Meta可借由RISC-V架構(gòu)搭配GPU加速器或Arm架構(gòu)，達(dá)到
關(guān)鍵字： AI芯片 RISC-V 架構(gòu)

AMD 傳放棄高端游戲顯卡、重押 AI，要跟英偉達(dá)「拼了」

GPU 價(jià)格恐飆高。
關(guān)鍵字： AMD RDNA GPU

RISC-V再加速半導(dǎo)體巨頭聯(lián)手布局

在高通首席執(zhí)行官（CEO）克里斯蒂亞諾·阿蒙（Cristiano Amon）的領(lǐng)導(dǎo)下，高通將與恩智浦、北歐半導(dǎo)體公司（Nordic Semiconductor）、英飛凌以及博世聯(lián)合成立一家新公司，旨在推廣用于芯片設(shè)計(jì)的開源RISC-V架構(gòu)，通過開發(fā)下一代硬件來推動(dòng)RISC-V生態(tài)系統(tǒng)的擴(kuò)展。據(jù)了解，新公司將設(shè)在德國，同時(shí)考慮到恩智浦和英飛凌將參與投資，該公司應(yīng)該是先專注于汽車芯片領(lǐng)域，最終擴(kuò)展到移動(dòng)和物聯(lián)網(wǎng)領(lǐng)域。恩智浦執(zhí)行副總裁兼首席技術(shù)官Lars Reger表示，該合資公司將努力“開創(chuàng)完全認(rèn)證的基于RI
關(guān)鍵字： RISC-V 半導(dǎo)體架構(gòu) 芯片開源恩智浦英飛凌高通 ARM

歐洲RISC-V處理器流片：216核心不需要風(fēng)扇散熱

5月9日消息，歐洲航天局(ESA)贊助、瑞士蘇黎世聯(lián)邦理工學(xué)院和意大利博洛尼亞大學(xué)共同開發(fā)的“Occany”(鳥蛇)處理器，現(xiàn)已流片。這顆處理器基于開源開放的RISC-V架構(gòu)，GlobalFoundries 12nm LPP低功耗工藝，chiplet小芯片設(shè)計(jì)，2.5D封裝，雙芯片共集成多達(dá)216個(gè)核心，晶體管數(shù)量達(dá)10億個(gè)，而面積僅為73平方毫米。同時(shí)，它還集成了未公開數(shù)量的64位FPU浮點(diǎn)單元，整合兩顆美光的16GB HBM2e高帶寬內(nèi)存。硅中介層面積26.3 x 23.05毫米，制造工藝為65nm，
關(guān)鍵字： risc-v 架構(gòu) 處理器