為了在DSP平臺上實現實時大圖像旋轉，結合TMS320DM642的性能結構特點,針對旋轉算法中嚴重影響DSP CPU效率發揮的大量非連續圖像像素地址訪問的問題，提出了基于視口圖像塊覆蓋的DSP圖像旋轉算法數據調度策略，對算法的結構流程進行了優化調整。
關鍵字：
數據 調度 策略 算法 旋轉 DSP 圖像 基于
TMS320C6000系列DSP的多通道緩沖串口McBSP是一個同步串口，因此不能與通用異步接收/發送器直接連接。但是，通過對DSP相關控制寄存器的簡單調整，在軟件控制下，UART與TMS320C6000之間的通信成為可能，該通信功能的實現也是所設計的串口加載系統的難點和重點。本論文對此串口加載系統硬件接口和必要的軟件部分做了詳細介紹，該系統硬件結構簡單、通信線少、高速可靠，已經在實際運用中取得了良好效果。
關鍵字：
加載 實現 程序 DSP 計算機 串口 基于
本文以FPGA為控制單元，完成了AD1836中D/A部分的I2S接口設計，它在數字音頻系統的設計中有一定的參考和實用價值。該設計已經成功運用在某話路特性綜合測試系統中，性能良好。
關鍵字：
FPGA 1836 I2S AD
進一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號完整性開發套件來提供獨特的誤碼率(BER)測試環境。和傳統的BER測試設備相比，Altera基于FPGA的開發板支持XLoom以更高的性價比來測試芯片級光電互聯模塊。這一獨特的測試環境更貼近實際的客戶狀態，同時進一步節省了空間，降低了功耗。
傳統的BER測試儀成本高達100,000美元，而Stratix II GX FPGA信號完整性開發套件在這方面的成本節省了90％
關鍵字：
Altera FPGA 開發套件 XLoom
介紹了最新視頻壓縮標準H.264，并實現了適合TI C6416 DSP內核的H.264視頻解碼器算法，在NVDK C6416板卡上進行測試，達到了實時的解碼效果。該優化算法，結合DSP處理平臺和網絡技術，構成新的多媒體通信終端設備，具有廣泛的應用前景。
關鍵字：
DSP 實現 C6416 解碼器 視頻 H.264
1、乘法器的介紹
乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著芯片的性能表現和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構上的復雜度來實現。過去，有很多的學者提出不同的乘法器架構來減小芯片的面積和提高乘法運算的速度。本文所提出的定寬截斷式并行乘法器架構，可大大減小乘法器的面積，對乘法器的整體性能卻無太大影響。這種乘法器主要應用于多媒體和DSP芯片的定寬乘法操作中。
2、截斷乘法器的設計實現
定寬乘法器可以直接由傳統的并行乘法器截去一半的半加
關鍵字：
DSP 乘法器 多媒體芯片 定寬
1、引言
阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實驗室是丁肇中博士領導的由美、俄、德、法、中等16個國家和地區共300多名科學家參加的大型國際合作項目。它是國際空間站上唯一大型物理實驗，是人類第一次在太空中精密地測量高能量帶電原子核粒子的實驗。其目的是為尋找反物質所組成的宇宙和暗物質的來源以及測量宇宙線的來源。
但是對于AMS實驗的空間電子系統，同樣會受到高能粒子的襲擊，導致存儲器的內容發生變化，改寫半導體存儲器件的邏輯狀態，導致存儲單元在邏輯&ls
關鍵字：
FPGA 存儲器 AMS 編碼 譯碼
TMS320C62X是美國德州儀器公司(TI)的新一代高性能定點數字信號處理器(DSP)芯片。基于DSP的軟件設計問題,就是采用編程語言進行算法實現并使程序效率盡量滿足實時性要求。TI DSP的軟件設計可以采用匯編語言、高級語言(C/C++)以及C語言與匯編語言的混合編程。完全采用匯編語言編程復雜性高、開發周期長,而完全采用C語言編程則程序的執行效率相對較低,不能滿足實時性的要求。為了設計出性價比最好、開發周期較短、比較復雜的DSP系統,可以采用混合語言編程,把C語言和匯編語言的優點有效地結合起來。C
關鍵字：
DSP TI 混合編程 C語言 匯編
隨著對信號處理要求的不斷提高以及DSP技術的不斷發展,越來越多的工程技術人員開始采用DSP進行系統設計。美國TI公司的TMS320VC5402(以下簡稱VC5402)DSP具有運算速度快、功耗小和性價比高的特點,已在個人移動通信、信號與信息處理以及自動控制等領域得到了廣泛的應用。該芯片提供了兩個多通道緩沖串行接口(McBSP)與外部設備進行通信。它與串行A/D變換器構成的信號采集與處理系統具有硬件設計簡單、可靠性好的特點。本文將詳細闡述VC5402與AD73360的接口設計。
1 VC5402的
關鍵字：
DSP TMS320VC5402 串行接口 A/D
Actel公司宣布其Libero® 集成開發環境 （IDE） 增添全新的功耗優化和增強的設計創建功能。全新的Libero IDE 8.4針對基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現場可編程門陣列 （FPGA），提供由1.14V至 1.575V的FPGA內核工作電壓范圍，為設計人員提供額外的內核電壓選擇，以實現更低的功耗。新版本Libero IDE改進了SmartPower功耗分析工具，便于比較同一設計的多種設計實現和器件不同工作條件下的狀況
關鍵字：
Actel IDE Libero FPGA 集成開發環境
電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字：
DSP TI 混合編程 C語言 匯編
1. 引言
在摩爾定律的推動下，半導體行業技術發展非常迅速，集成電路晶體管數量每兩年翻倍，對器件或者系統之間的通信鏈路數據速率要求越來越高。而工藝節點的減小又促進了摩爾定律。減小體積可以在單位邏輯中容納更多的功能，提高工作速率、邏輯密度和集成度，同時降低了。通常采用高級設計方法和工藝技術來提高數據速率，支持固網和無線通信、計算機、存儲、軍事應用以及廣播電子系統發送接收大量數據，以滿足不斷增長的數據傳輸和帶寬要求。
微處理器和FPGA等前沿產品采用了65-nm工藝技術。這些產品的后續型號將采
關鍵字：
半導體 FPGA 微處理器 I/O
工業控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務設置非常普遍），單獨的CPU芯片由于其外部控制接口數量有限而難以直接完成多路檢控任務，故利用ARM芯片與FPGA相結合來擴展檢控通道是一個非常好的選擇。這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結合使用完成多通道檢控任務的一種實現方法。
各部分功能簡介
圖1為此系統的結構連接框圖。如圖所示，ARM芯片與FPGA芯片之間通過數據總線、地址總線及讀寫控
關鍵字：
工業控制 ARM FPGA 處理器
前言
DSP系統的引導裝載是指在系統加電時，由DSP將一段存儲在外部非易失性存儲器中的代碼移植到內部高速存儲器單元并執行的過程。這種方式即可利用外部存儲單元擴展DSP本身有限的ROM資源，又能充分發揮DSP內部資源的高速效能。因此，引導裝載系統的性能直接關系到整個DSP系統的可靠性和處理速度，是DSP系統設計中必不可少的重要環節。在裝載系統中，外部非易失性存儲器和DSP的性能尤為重要。FLASH是一種高密度、非易失性的電可擦寫存儲器，而且單位存儲比特的價格比傳統EPROM要低。為此，本文介紹了T
關鍵字：
DSP 存儲 接口 FLASH
1 引言
ARM(Advanced RISC Machines)既可以認為是一個公司。也可以認為是對一類微處理器的統稱，還可以認為是一項技術。基于ARM技術的微處理器應用約占據了32位RISC微處理器75％以上的市場份額，ARM技術正在逐步滲入到人們生活的各個方面[1]。到目前為止，ARM微處理器及技術已經廣泛應用到各個領域，包括工業控制領域、網絡應用、消費類電子產品、成像和安全產品等。
FPGA(Field Programmable Gate Array)是一種高密度現場可編程邏輯器件，
關鍵字：
ARM 嵌入式 FPGA SRAM
dsp+fpga介紹
您好，目前還沒有人創建詞條dsp+fpga!
歡迎您創建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473