久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 賽靈思:降低電子設計成本 主推目標設計平臺

賽靈思:降低電子設計成本 主推目標設計平臺

作者: 時間:2009-08-27 來源:中國電子報 收藏

  芯片不是全部

本文引用地址:http://www.cqxgywz.com/article/97542.htm

  所有從事芯片開發的人都可以自豪地聲稱:“如今芯片在某些領域已成為系統的核心。”不過,給自己的定位已經不再局限于FGPA芯片制造商,他們給產品賦予了新的內涵。不錯,在今年2月推出的Virtex-6和Sparten-6這兩款FPGA芯片分別采用了40納米和45納米工藝,僅就半導體工藝技術的節點而言,這已經是目前最高端的技術。但這并不值得炫耀,因為FPGA產業發展到今天,芯片已不能代表全部。

  FPGA企業除了要向客戶提供芯片之外,同時還會提供EDA(電子設計自動化)開發工具、評估板以及各種IP和參考設計,而客戶在做出選擇的時候,往往會有“亂花漸欲迷人眼”的感覺。為了幫助客戶解決這種困惑,降低設計難度,推出了“目標設計平臺”,而“目標設計平臺”正在成為一種新的產品形態。

  對于各個細分的市場,肯定都有特定的幾種典型應用。賽靈思為這些典型應用準備好所需要的設計平臺——— 為這些應用挑選出合適的FPGA芯片和外圍芯片,做出合適且可擴展的演示板,準備好軟件工具和高度可配置IP,提供參考設計流程。目標設計平臺盡可能地為客戶提供底層的服務,讓系統工程師把更多的精力用于他們的設計,從而能夠進行快速開發,以便迅速占領市場。

  資本總是追求利潤的最大化,系統廠商在爭搶產品上市時間的同時也決不會忘記降低成本。對FPGA企業而言,幫助他們的客戶降低產品TCO(整體成本)也是分內之事。


上一頁 1 2 下一頁

關鍵詞: 賽靈思 FPGA IC設計

評論


相關推薦

技術專區

關閉