基于FPGA的新型脈沖電源控制系統
加入技術交流群
原系統的譯碼器、地址寄存器、數據寄存器、頻率合成器、分頻器、累加器、地址切換開關、數據切換開關等均集成在FPGA中，取代了用傳統TTL器件搭成的復雜系統，簡化了PCB設計。
3 FPGA內部功能框圖及VHDL設計
在系統中，FPGA要具體實現的功能包括提供正負峰脈沖參考電壓，讀鍵盤和A/D的輸出以及故障狀態，控制系統輸出脈沖正負峰的選擇，控制輸出脈沖數和電源接觸器開/關，寫A/D控制信號，進行內外觸發選擇，允許或禁止觸發，設定時器初值，控制正常/故障燈亮等。
為此我們采用了模塊化設計的思想，按FPGA要實現的功能，將其內部結構分成6個模塊，每一個模塊對應一個VHDL的設計文件（見圖2）。VHDL語言是IEEE標準化的硬件描述語言，其覆蓋面廣，描述能力強，能支持硬件的設計驗證綜合和測試。這樣設計的好處是有利于各功能模塊的編寫和調試，提高了軟件的可維護性及可讀性。
下面給出各個模塊的外功能簡介：
（1） 信號處理模塊SIGNAL-DISPOSAL.VHD
本模塊主要接收脈沖開關鐵電源的狀態信號（電源開/關、控制開/關、觸發開/關）、故障信號（熱故障、缺相等），以及內部通訊信號（如內部信號輸出、允許觸發、狀態/故障選擇等），同時輸出控制信號。
（2） 接收數據和發送數據模塊RECEIVE-DATA-RXD.VHD 和SEND-DATA-RXD.VHD
這兩個模塊都有兩個輸入端口：時鐘CLK和復位RESET，分別通過信號RXD和TXD實現與上位機之間的RS232通訊，波特率為9600bps，數據傳送格式為11位，依此排序為：起始位（0），數據位（D0、D1、D2、D3、D4、D5、D6、D7），奇偶校驗位，停止位（1）。同時與數據處理模塊之間分別通過信號允許接收、接收結束、接收錯誤、接收寄存器 和允許發送、發送結束、發送寄存器聯系。當發送結束為0時，發送寄存器送數，允許發送也置為1。
評論