基于FPGA的錯誤檢測與自動糾正的設計實現 作者： 時間：2012-03-11 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> CPU，可能需要插入等待周期等等，但由于采用VHDL語言進行設計，有很大的靈活性，稍加改動就可以滿足不同場合的需求 上一頁 1 2 3 下一頁
加入技術交流群
評論