4.MC1648外圍電路（VCO）

C54，C55采用獨(dú)石電容，C53采用可調(diào)的瓷介電容（5pF~50pF），其余電容采用普通瓷片電容即可。

R30是用于調(diào)整MC1648的OUT管腳輸出電平的幅度，一般規(guī)律是：幅度越大，失真越大；幅度越小，失真越小。由于OUT管腳輸出到MC12022，為了讓MC12022能夠正常識(shí)別，這里OUT管腳起碼要有幾百mV的幅度。

D5，D6，D7，D8是變?nèi)荻O管，我使用了FV1043，變?nèi)莘秶?pF~27Pf。可以采用其他變?nèi)荻O管代替，注意極性別接錯(cuò)了（接錯(cuò)也是可以振蕩的，但不能鎖定）。它們采用頭對(duì)頭的連接方式，是對(duì)一些不穩(wěn)定因素起到對(duì)消的作用（具體作用不知道在哪里看過(guò)，忘了）。而D5，D6并聯(lián)，D7，D8并聯(lián)，是用于增大變?nèi)莸姆秶?，因此可以多并?lián)幾個(gè)。其他連接方式，可以參考datasheet。

L6是空心電感線圈（直徑3.5mm，圈數(shù)：12，銅線直徑：0.6mm），記得采用包漆銅線繞制。這里采用空心線圈有幾個(gè)原因：1.空心線圈的Q值比帶磁心的線圈高。2.手頭沒(méi)有性能明確的磁心（性能不明確的元件不用，磁心材料種類太多了，不同材料應(yīng)用的頻帶不同，最好別亂用，況且高頻用的磁心真心不容易買到）。

R28，R29是為了測(cè)定某項(xiàng)參數(shù)而設(shè)定的，實(shí)際工作的PLL，需要把它們?nèi)サ簟?p>注意：與TANK和BIAS管腳連接的元器件，布線盡量短粗。C51，C52去耦電容也要盡可能靠近VCC，這個(gè)對(duì)于其他芯片的外圍電路也一樣。

5.環(huán)路低通濾波器（LPF）

C42，C43去耦電容采用普通瓷片電容即可，其余電容采用獨(dú)石電容。

CA3140是一款性能優(yōu)異的運(yùn)放，這里的運(yùn)放一定要精心挑選，推薦兩款：CA3140，MC33171。選擇這個(gè)運(yùn)放有幾個(gè)很重要的性能要求：1.單電源供電。2.GDB大于1MHZ。3.電壓轉(zhuǎn)換速率要快。4.輸入阻抗大。滿足條件1，2，3的運(yùn)放，寥寥無(wú)幾，相當(dāng)難找。

整個(gè)PLL電路中，環(huán)路濾波器的設(shè)計(jì)是關(guān)鍵所在，影響整個(gè)PLL系統(tǒng)的特性，例如：鎖定速度，相位噪聲，寄生頻率，反饋的穩(wěn)定性。電阻電容的參數(shù)必須通過(guò)理論計(jì)算，實(shí)際調(diào)整來(lái)確定。

至于電路的調(diào)試過(guò)程，LPF的參數(shù)計(jì)算，下回分解吧。吃飯去鳥(niǎo)~~~~

最后，送上的原版電路圖截圖。