久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5

京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5

作者: 時(shí)間:2013-10-23 來(lái)源:網(wǎng)絡(luò) 收藏

時(shí)序收斂工具iXplorer

配合新型的自動(dòng)尋找最佳實(shí)現(xiàn)的優(yōu)化工具iXplorer,用戶可以極大的加速設(shè)計(jì)時(shí)序收斂過(guò)程。

圖5:iXplorer配置界面

對(duì)iXplorer進(jìn)行了多項(xiàng)重要改進(jìn)。首先,引入了支持并行執(zhí)行流程的新一代流程控制引擎,充分的利用了主流多核系統(tǒng)的計(jì)算資源。其次,新開發(fā)的新型fMAX掃描算法Range-Scan,在充分利用了并行計(jì)算優(yōu)勢(shì)的基礎(chǔ)上,可以智能掃描時(shí)序約束(目前主要是時(shí)鐘頻率約束),用最短的時(shí)間尋找不同時(shí)序約束下設(shè)計(jì)實(shí)現(xiàn)的最佳fMAX。此外,iXplorer支持多種掃描結(jié)束條件,方便用戶在多種需求下的靈活使用。最后,當(dāng)用戶得到最佳fMAX結(jié)果后,iXplorer提供了便捷的方式讓用戶把相應(yīng)的約束條件設(shè)置到用戶環(huán)境,從而可以得到相應(yīng)的結(jié)果。

RTL模板

為了方便用戶準(zhǔn)確描述設(shè)計(jì),改善RTL 代碼質(zhì)量,新增了RTL Template功能,其中包括了常用的Verilog設(shè)計(jì)元素。通過(guò)使用RTL Template,用戶可以方便快捷的在設(shè)計(jì)中插入經(jīng)過(guò)Primace軟件驗(yàn)證的RTL代碼,簡(jiǎn)化了用戶設(shè)計(jì)輸入過(guò)程并提高了設(shè)計(jì)代碼質(zhì)量。目前Primace RTL Template主要支持了以下幾類設(shè)計(jì)元素:

通用語(yǔ)法(注釋,編譯器控制語(yǔ)法等)

可綜合語(yǔ)法(目前僅支持Verilog可綜合子集,以及Memory, Multiplier等可以自動(dòng)推斷的代碼模式)

用戶自定義模板

圖6:RTL模板瀏覽界面

SoC仿真與時(shí)序仿真

還第一次完整支持了8051MCU的SoC仿真,以及時(shí)序仿真(Timing Simulation)。首先,通過(guò)簡(jiǎn)明易用的工程文件管理,方便用戶對(duì)設(shè)計(jì)文件和測(cè)試平臺(tái)文件進(jìn)行編輯和管理;其次,引入了對(duì)8051MCU的SoC仿真支持,完全改變了過(guò)去調(diào)試8051MCU需要依賴第三方工具的調(diào)試模式,大大提升了用戶SoC設(shè)計(jì)的調(diào)試效率,加快了用戶SoC設(shè)計(jì)的整個(gè)驗(yàn)證和調(diào)試流程。最后,引入了對(duì)時(shí)序仿真的支持,為解決用戶設(shè)計(jì)中遇到的時(shí)序收斂問(wèn)題提供了一條全新的分析和調(diào)試的途徑,加快了用戶設(shè)計(jì)時(shí)序收斂的過(guò)程。

圖7:仿真調(diào)用界面

流程及信息提示

相對(duì)上一代版本,新一代Primace顯著改進(jìn)了用戶信息提示以及流程的穩(wěn)定性。Primace 5.0對(duì)用戶設(shè)計(jì)實(shí)現(xiàn)中各個(gè)階段的流程信息重新進(jìn)行了劃分,將所有信息分為4類:命令信息,執(zhí)行信息,警告信息和錯(cuò)誤信息,對(duì)每一類信息逐條進(jìn)行了編號(hào),并引入了同類信息的折疊顯示,方便用戶通過(guò)流程信息了解設(shè)計(jì)實(shí)現(xiàn)的實(shí)時(shí)情況。此外,良好的用戶信息分類和顯示也提升了流程日志的可用性,進(jìn)一步方便用戶了解設(shè)計(jì)實(shí)現(xiàn)的過(guò)程。

圖8:信息提示界面



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉