數字校準技術

　　數字校準技術的應用可以使得在進行超高速A/D轉換器設計時，著重注意A/D轉換器的速度性能提高，打破按器件匹配進行設計的傳統方式。在進行A/D轉換器設計時，可以選用更有利于發揮A/D轉換器速度優勢的器件，將進行失調校正、精度優化的工作由數字校準技術完成。對于超高速折疊內插A/D轉換器而言，在選擇校準方法時，首先要考慮到其校準的速度要求，在優先保證高速度的前提下，再考慮其精度。因此，本文中的超高速折疊內插A/D轉換器采用了前臺數字校準方法，結構如圖5所示。

　　其工作過程如下：校準電阻串采用N組間隔均勻的校準矢量電壓VCAL，為N個直流電平。輸入MUX模擬開關電路為二選一電路，在正常模式下選擇外部信號輸入，在校準模式下選擇矢量電壓VCAL輸入。校準邏輯模塊對校準模塊進行邏輯控制和時序控制。可加/可減計數器是校準電路的運算核心，產生的數值將作為電流DAC的碼位，并產生對應的調整電流。ADC模塊的比較器產生輸出信號，這個輸入信號作為ADC模塊的反饋在校準部分輸入，通過對于反饋信號的判斷，調整接口DAC的電流大小，從而使得A/D轉換器的誤差得到補償，實現電路的校準。由于校準矢量信號依次通過了采保電路和轉換電路，故整個模擬通道都得到了校準。

　　仿真結果

　　單元電路模塊在Spectre仿真條件下進行設計仿真，包括電壓拉偏、溫度拉偏以及工藝角拉偏仿真等;整體電路的前仿及后仿則全部采用快仿工具完成仿真。轉換器電路主要技術指標的仿真結果匯總見表1。

　　流片及測試結果

　　本文設計的8位3.0GSPS A/D轉換器晶體管總數約為70萬個，整體版圖面積約為4.10×4.05mm²，采用0.18μm CMOS工藝流片，選用LQFP144封裝，電路照片見圖6。圖7、圖8和圖9分別給出了轉換器樣片典型應用條件下的DNL、INL以及輸入為747.390906MHz正弦波信號時的頻譜分析結果。從圖中可以看出，本文設計的8位3.0GSPS A/D轉換器︱DNL︱最大值為0.22LSB，︱INL︱最大值為0.32LSB，常溫條件下轉換器的有效位為6.95Bits、信噪比達44.10dB、信噪諧波失真比為43.57dB、總諧波失真為-52.68dB、無雜散動態范圍為51.18dB，測試指標全部達到或接近仿真結果。