基于數據選擇器和D觸發器的多輸入時序電路設計
加入技術交流群
(2)現態Qn=1時，Qn+1=D1，選擇輸入D1，由狀態轉換關系確定D1可實現所要求的狀態轉換：
若Qn+1=1，即狀態轉換為1→1，則式(2)中的輸入矩陣中應填D1=1；
若Qn+1=0，即狀態轉換為1→O，則式(2)中的輸入矩陣中應填D1=使狀態產生變化的輸入變量取反。
1．2 2個狀態變量的多輸入時序網絡
1．2．1 2個狀態變量多輸入時序網絡的形式
用2個D觸發器和2個4選1數據選擇器可構成有2個狀態變量的多輸入時序網絡，如圖2所示。本文引用地址：http://www.cqxgywz.com/article/180616.htm
圖2中，觸發器的2個現態輸出
作為數據選擇器的A1A0選擇輸入變量，2個數據選擇器的Y輸出分別作為2個觸發器的D輸入信號，數據選擇器的輸入端D10～D13，D00～D03作為所構成時序網絡的外部信號輸入端。
1．2．2 兩個狀態變量多輸入時序網絡的狀態方程
按基本多輸入時序網絡的分析方法，可得狀態方程的矩陣形式為：
1．2．3 現態對輸入信號的選擇及輸入矩陣參數的確定
現態的取值組合決定所選擇的數據輸入端，而數據輸入端的輸人情況又決定次態：
已知狀態轉換關系確定式(3)中輸入矩陣參數的方法如1．1．2所述。
1．3 n個狀態變量的多輸入時序網絡
按照D觸發器的現態組合作為數據選擇器的選擇輸入變量、數據選擇器的輸出作為D觸發器輸入信號的構成方法，用n個D觸發器、n個2n選1數據選擇器組合，可構成n個狀態變量的多輸入時序網絡。
2 基于數據選擇器和D觸發器的多輸入時序邏輯電路設計
2．1 設計步驟
采用數據選擇器和D觸發器構成的多輸入時序網絡進行多輸入時序邏輯電路設計的步驟：
(1)由設計要求做出最簡狀態圖；
(2)根據狀態個數確定多輸入時序網絡中D觸發器、數據選擇器的個數及數據選擇器的選擇規模；
(3)根據狀態轉換關系確定輸入矩陣的參數，即確定數據選擇器輸入端所接的變量或常量；
(4)畫出時序邏輯圖。
評論