1553B 總線協議開發主要在FPGA 芯片中開發，因此FPGA 本身性能的好壞將影響系統的開發。XC2VP30 內部具有兩個PowerPC 405 處理器核、13969 個Slices、分布式RAM 為428Kb、136 個乘法器單元、塊RAM 為2448Kb、8 個DCM、8 個多吉比特收發器。由此可見，系統選用的FPGA 完全可以滿足1553B 總線邏輯開發的需求。基于Xilinx 公司的Virtex-IIPro 開發板搭建起來的1553B 總線開發平臺共分為4 個部分。其中各部分的功能說明如下：Virtex-II Pro 開發板：主要完成與PC 機通信功能，接收或向總線終端設備發送數據并將其轉換成1553B 總線協議格式。

　　PC 機：系統通過PC 機對整個系統運行進行控制，如開始、運行、結束等命令都是通過PC 機由串口發送給開發板。

　　總線終端設備：采用單片機作為總線終端設備的核心，它與 FPGA 采用8 位并行數據總線進行數據傳遞。由總線終端設備向開發板發送數據，通過1553B 總線協議模塊轉換成協議格式，同時1553B 總線協議模塊也可以接收來自總線的數據，并將其轉換成總線終端設備可以接收的數據格式，總線終端設備通過判斷發送數據與接收數據，可以確定

　　1553B 總線協議轉換模塊的有效性。

　　總線轉換器：由于 1553B 總線上傳輸的是雙極性的差分信號，因此，開發板在收發數據時首先要進行電平轉換以及相應的調制解調，總線轉換器就是完成這部分功能的。

　　4 1553B 總線接口邏輯的SOPC 設計

　　SOPC 的開發過程與傳統的嵌入式系統設計不同，可以分為硬件開發和軟件開發兩個流程。Xilinx 公司的嵌入式開發工具EDK(Embeded Development Kit)SOPC 開發套件，可以進行Power PC 硬核嵌入式微處理器的開發工作，使用靈活方便，帶有豐富的IP 資源，是目前性能比較優異的嵌入式微處理器開發工具，系統設計中使用的為EDK8.2 版本。應用EDK開發SOPC 系統過程中可以與ISE(Integrated Software Environment)軟件配合使用，ISE 是Xilinx 公司FPGA/CPLD 的集成開發環境，該軟件環境集成了FPGA 的整個開發過程所用到的工具。在本文1553B 總線接口邏輯的設計過程中，對于1553B 的編碼、解碼等核心模塊，就是在ISE 環境下利用Verilog HDL 編寫并調試通過，然后通過EDK 嵌入到系統當中的。

　　4.1 編碼/解碼模塊

　　曼徹斯*編碼/解碼是1553B 總線接口重要的組成部分，曼徹斯*編解碼模塊設計的好壞直接影響總線接口的性能。系統編碼模塊完成的是曼徹斯*的編碼及解碼，并檢測錯誤。它能夠接收具有有效同步字頭的曼徹斯*，并進行譯碼，以及識別其類型和串并轉換、奇偶校驗等；編碼模塊能將處理器輸出的并行二進制數據進行曼徹斯*編碼，再加上同步字頭及奇偶位，從而滿足符合1553B 標準的字進行輸出。

　　曼徹斯*是一種廣泛應用于航空電子綜合系統中的總線數據傳輸的雙極性碼。它在每個碼位中點存在一個跳變，1 信號是一個由1 到0 的負跳沿，而0 信號是由0 到1 的正跳沿。在MIL-STD-1553B 協議中其數據格式如圖2 所示。

　　在系統的編碼/解碼模塊設計中采用同步設計的方法，這樣，所有的觸發器都由一個公共時鐘信號來同步。因此，可以很好的解決毛刺和一些競爭與冒險。

　　編碼模塊主要分為三個部分，分別為檢測編碼周期是否開始并產生同步字頭、串并轉換并產生奇偶校驗位、對數據和奇偶校驗位進行編碼。下面給出了部分編碼模塊的源代碼：

　　always @(posedge enc_clk or negedge rst_n)//檢測編碼周期開始,根據字型確定同步頭

　　begin

　　if (!rst_n)

　　sync_bits = 6'b000_000 ;

　　else if (tx_csw)

　　sync_bits = 6'b111_000 ;//當寫入命令字，同步頭為111000

　　else if (tx_dw)

　　sync_bits = 6'b000_111 ;//當寫入數據字，同步頭為000111

　　else

　　sync_bits = sync_bits ;

　　end