基于NAND Flash的數據存儲系統設計
加入技術交流群
由以上分析可以看出，Flash存儲數據的過程由寫地址命令、數據傳輸以及Flash編程階段組成。為提高系統整體的存儲速度，減少系統等待時間，根據NAND Flash存儲器的特點，借鑒時分多路復用技術，設計了Flash存儲陣列，即利用上一片Flash的編程時間對下一片Flash
進行操作，將數據加載到該片數據寄存器中，以此類推實現四級的流水線。這樣整個系統每個時刻都能對Flash加載數據，保證了數據存儲的連續性。
時分多路復用(Time Division Multiplexing，TDM)是按傳輸信號的時間進行分割的，它使不同的信號在不同的時間內傳送，將整個傳輸時間分為許多時間間隔，每個時間片被一路信號占用，這樣既可以保證各傳輸信號的相互獨立，又提高了系統的傳輸效率。借鑒該原理，可以將Flash的編程時間看成一個固定的時間段，將這個時間段分成4個時間片，在這4個時間片上分別對Flash陣列的一個模塊中的4個Flash加載數據，輸入存儲系統的高速數據流看作是以傳輸一組數據所需時間的一個時間片。
具體的操作如下：首先加載數據到第1片Flash存儲器中，該Flash進入編程狀態；在第1片Flash的編程時段內，對第2片Flash進行數據加載操作；當第2片進入編程狀態時，再對第3片進行數據加載操作；依次執行下去，待一次整體操作完成后4片Flash都已加載完數據。此時，第1片Flash的編程已經完成，處于準備就緒狀態，可以寫入新的數據，由此可以等效為Flash存儲器的編程時間為0。這樣就可以實現Flash陣列的連續傳輸數據，提高系統的整體速度。
多片Flash時分多路復用式數據存儲原理如圖3所示。本文引用地址：http://www.cqxgywz.com/article/149111.htm
3 系統硬件實現
系統采用了Xilinx公司的FPGA進行SOPC開發，處理器選用了MicroBlaze軟核，并配置相應的參數使標準IP核適應用戶所設計的系統，結合外圍電源電路、USB接口電路、程序配置電路，構成了一套穩定的數據存儲系統。
3．1 FPGA片上系統的實現
FPGA程序主要的功能是：軟件控制啟動存儲，在控制邏輯的作用下將前端A／D轉換之后的數據先存入內部FIFO緩存中，同時啟動DMA將緩存中的數據存儲到外部NAND Flash存儲陣列中。本文利用VHDL語言編寫程序，在FPGA芯片上實現了數據的高速存儲和傳輸控制。
3．2 USB接口電路模塊
USB器件主要用于實現SOPC系統在聯機模式下與主機通信以及數據的傳輸。USB芯片使用由FTDI公司推出的FT245R，該接口能夠將USB接口信號轉換為8位并行信號，上傳至時鐘頻率為150 MHz的MicroBlaze處理器進行分析處理；并將處理器發送的數據轉換成標準的USB接口數據傳向PC機，完成SOPC系統與PC機之間的通信。USB接口電路如圖4所示。
評論